

CEDG

**Carpeta de
Montero Espinosa
(resuelta en 2008)**

CEDG

Teoría

PROGRAMA DE LA ASIGNATURA CEDG

1. **Introducción** (0,1 créditos)
Información administrativa. Descripción del temario.

2. **Principios básicos** (0,4 créditos)
Niveles lógicos en lógica binaria. Carga y descarga de capacidades en CMOS.
Temporización básica.

3. **Codificación de la información y álgebra de conmutación** (0,7 créditos)
Principios de numeración. Lógica booleana. Axiomas y ecuaciones. Representación de circuitos. Simplificación por Karnaugh.

4. **Circuitos Combinacionales** (1,0 crédito)
Puertas lógicas simples y complejas. Multiplexores. Elementos varios: codificadores y decodificadores, comparadores y operadores. Memorias ROM, RAM y EPROM.

5. **Circuitos Secuenciales** (1,0 crédito)
Báscula R-S. Latches y biestables. Registros. Contadores. Registros de desplazamiento.

6. **Teoría de Autómatas** (0,6 créditos)
Máquinas de estados finitos (Mealy y Moore). Diseño de máquinas de estados.

7. **Descripciones funcionales y estructurales** (0,7 créditos)
Descripciones funcionales y estructurales. Introducción al lenguaje VHDL. Descripciones en VHDL. Componentes sobre los que realizar la síntesis: CPLD y FPGA. Ejemplos adicionales y ejercicios.

TEMA 2: PRINCIPIOS BÁSICOS

Existen muchas maneras para diseñar un circuito lógico electrónico. Un buen resumen de la evolución de la tecnología empleada en este diseño, a lo largo del tiempo, es el siguiente:

- 1930s, Bell Labs: primer circuitos lógicos usando relés
- 1940s, usando tubos de vacío; ENIAC: 18000 tubos, 31mx3mx1m
- 1950s, invención del transistor bipolar: ordenadores más rápidos
- 1960s, invención del circuito integrado: diodos+transistores+otros componentes en un solo chip
- 1960s: lógica de transistor-transistor (TTL) basada en bipolares
- 1960s. también demostración de circuitos lógicos con MOSFETs
- 1980s: desarrollo de la tecnología MOS: complementary-MOS (CMOS)
- Hoy en día CMOS usado casi únicamente en todos los circuitos integrados:
 - o mayor velocidad, menor consumo que TTL
 - o las tensiones de alimentación han venido decreciendo en los últimos años: desde los 5 V de TTL -> 3.3 -> 2.5 -> 1.8 V

La lógica CMOS es la tecnología de lógica digital comercial con mayor capacidad y la más fácil de comprender, y es la que vamos a estudiar en este tema.

2.1 Lógica CMOS


El comportamiento funcional de un circuito lógico CMOS es muy fácil de comprender, ya que los únicos bloques básicos de construcción van a ser transistores CMOS.

2.1.1 Niveles lógicos CMOS

Los elementos lógicos abstractos procesan dígitos binarios, 0 y 1. Sin embargo los circuitos lógicos reales procesan señales eléctricas tales como niveles de voltaje. En cualquier circuito lógico existe un intervalo de voltajes que se interpreta como un 0 lógico y otro intervalo que se interpreta como un 1.


Un circuito lógico CMOS típico funciona a partir de una fuente de alimentación de 5 voltios. Un circuito de esta clase interpretará cualquier voltaje que esté entre 0 y 1.5 voltios como un 0 lógico, e interpretará a cualquier voltaje que esté entre 3.5 y 5 voltios como un 1 lógico.

Los voltajes que están en el intervalo intermedio sólo aparecerán durante las transiciones de señal, por tanto producirán valores lógicos indefinidos.



2.1.2 Transistores MOS

Se trata de un dispositivo de tres terminales que actúa como una resistencia controlada por voltaje. El voltaje de entrada que se aplica en un terminal controla la resistencia entre las dos terminales restantes.



En aplicaciones de lógica digital, un transistor MOS opera de modo que su resistencia siempre sea muy elevada (el transistor se encuentra apagado "OFF"), ó muy baja (el transistor se encuentra encendido "ON").

Los nombres de los dos tipos de transistores se refieren al tipo de material semiconductor que se utiliza en las terminales cuya resistencia está controlada.

Existen dos tipos de transistores MOS, de canal-n y de canal-p.

2.1.2.1 Transistores NMOS


En la siguiente figura vemos el símbolo esquemático de un transistor MOS de canal-n (NMOS).

Un aumento de la tensión V_{gs} disminuye

la resistencia entre drenador y fuente,

R_{ds} .

Como se observa en el circuito, el drenador se encuentra normalmente a un voltaje más alto que la fuente.




Las terminales se denominan *compuerta* (gate), *fuentes* (source) y *drenador* (drain).

El voltaje de la compuerta a la fuente (V_{gs}) en un transistor NMOS es normalmente cero ó positivo. Según éste el transistor se comportará de dos formas muy sencillas:

- Si $V_{gs} = 0$ el transistor se comportará como un **circuito abierto** entre drenador y fuente (transistor "OFF").
- A medida que incrementamos V_{gs} el transistor se comportará cada vez más como un **corto circuito** entre drenador y fuente (transistor "ON").

2.1.2.2 Transistores PMOS

En la siguiente figura vemos el símbolo esquemático de un transistor MOS de canal-p (PMOS).



Su funcionamiento es análogo al de un transistor NMOS, excepto porque la fuente se encuentra normalmente a un voltaje mayor que el drenador, y por lo general el voltaje de la compuerta a la fuente (V_{gs}) es negativo ó cero.

Observaciones:



- La compuerta de un transistor MOS tiene una impedancia muy elevada. Es decir, esta compuerta está separada de la fuente y el drenador por un material aislante que tiene una resistencia muy elevada, con lo que la intensidad que corre entre la compuerta y las otras terminales del transistor es despreciable.
- Los transistores NMOS y PMOS se utilizan en forma complementaria para formar la lógica CMOS.

El voltaje de compuerta crea un campo eléctrico que refuerza o retarda el flujo de corriente entre las terminales de fuente y drenador. Este es el "efecto de campo" en el término MOSFET.

2.1.3 Circuito del inversor básico CMOS – Modelo de interruptores

El circuito CMOS más sencillo, un inversor lógico, requiere solamente uno de cada tipo de transistor, conectados como se muestra a continuación:

Normalmente el voltaje de alimentación V_{DD} se encuentra en el intervalo de 2 a 6 voltios y con mucha frecuencia se establece 5V para tener compatibilidad con los circuitos TTL.





En términos ideales, el comportamiento funcional de este circuito puede caracterizarse como aparece en esta tabla:

V_{IN}	Q1	Q2	V_{OUT}
0.0 (L)	off	on	5.0 (H)
5.0 (H)	on	off	0.0 (L)

- Cuando $V_{ENT} = 0$, Q1 está apagado porque su V_{gs} es 0, pero Q2 está encendido porque su V_{gs} es un valor negativo muy grande (-5.0 V). En estas condiciones $V_{OUT} = 5V$.
- Cuando $V_{ENT} = 1$, Q1 está encendido porque su V_{gs} es un valor positivo grande (5.0 V), y Q2 está apagado porque su V_{gs} es 0. En estas condiciones $V_{OUT} = 0V$.

Una manera de ver este comportamiento, tal y como haremos en los ejercicios, será usando interruptores.




El modelo del transistor de canal-n corresponde a un interruptor normalmente abierto (cuando le ponemos un 1 lógico en la puerta), y el transistor de canal-p corresponde a un interruptor normalmente cerrado.

El modelo del interruptor nos lleva a una manera de dibujar circuitos CMOS que nos facilitará mucho su comprensión.

Como se muestra en la figura de la derecha, se emplean símbolos diferentes para los transistores de canal-n y de canal-p, a fin de reflejar su comportamiento lógico.

- El transistor de canal-n (Q1) se encuentra **activado** cuando se aplica voltaje **ALTO** a su compuerta.
- El transistor de canal-p (Q2) tiene el **comportamiento opuesto: se encuentra activado** cuando se aplica voltaje **BAJO**.



2.1.4 Análisis de circuitos CMOS para obtener la función lógica que realizan

Para hallar la función booleana que implementa un circuito CMOS, podemos actuar de dos maneras:

- Estudiar el circuito equivalente ideal (con modelo de interruptores) para cada combinación de las variables. Al final obtendremos la tabla de verdad de la función y sólo tendremos que expresar la función que representa.
- Análiticamente: Nos plantearemos, viendo el circuito, con lógica proposicional qué transistores necesitamos "encendidos" y cuáles "apagados", para que la función buscada valga 0 ó 1 (a nuestra elección).

Después, en la expresión obtenida cambiamos las condiciones referidas a cada transistor ("encendido" ó "apagado") por otras, referidas al valor que deben tomar sus entradas para que se produzca ese funcionamiento en cada uno. Recuerda que:

- En transistores NMOS: ON \rightarrow tensión de puerta = '1'
OFF \rightarrow tensión de puerta = '0'
- En transistores PMOS: ON \rightarrow tensión de puerta = '0'
OFF \rightarrow tensión de puerta = '1'

Sólo faltará complementar, en la expresión, aquellas variables que estén negadas (complementando por tanto también su valor) para después cambiar la expresión con lógica proposicional a una función booleana. Los cambios que debemos aplicar son:


- \wedge \rightarrow \cdot (AND)
- \vee \rightarrow $+$ (OR)
- variable igualada a '1' \rightarrow variable sin negar.
- variable igualada a '0' \rightarrow variable negada.

2.1.5 Implementación de funciones mediante circuitos CMOS

Implementaremos nuestra función siempre formando dos bloques, en cuya unión obtendremos la función booleana deseada.


- El primer bloque, conectado en su extremo superior a V_{CC} , constará de transistores PMOS (uno por cada término de la expresión de la función), realizando las siguientes reglas:

- o Cada \cdot (AND) lo sustituiremos por una conexión SERIE.
- o Cada $+$ (OR) lo sustituiremos por una conexión PARALELO.
- o Pondremos las variables en las puertas de los transistores, NEGADAS con respecto a como aparecen en la función booleana.




- El segundo bloque, conectado en su extremo inferior a tierra, constará de transistores NMOS (uno por cada término de la expresión de la función), realizando las siguientes reglas:

- o Cada \cdot (AND) lo sustituiremos por una conexión PARALELO.
- o Cada $+$ (OR) lo sustituiremos por una conexión SERIE.
- o Pondremos las variables en las puertas de los transistores, NEGADAS con respecto a como aparecen en la función booleana.



Para entender bien estas reglas, ve a los ejercicios de examen.




2.2 Comportamiento eléctrico dinámico de los dispositivos CMOS

Dentro del estudio del comportamiento eléctrico de un circuito CMOS, en CEDG se le da especial importancia al estudio del comportamiento dinámico del mismo, es decir, de cómo tanto la velocidad como el consumo de energía depende en gran medida de las características dinámicas (ó de CA) del dispositivo y su carga, es decir, lo que sucede cuando la salida cambia entre dos estados lógicos.

Nosotros nos vamos a centrar sólo en el estudio de la velocidad, que depende de dos características importantes: el tiempo de transición y el retardo de propagación.

2.2.1 Tiempo de transición

Es la cantidad de tiempo que requiere la salida de un circuito lógico para cambiar de un estado a otro. Vamos a entender el concepto con la figura siguiente:



Observa que la parte inicial de una transición no se incluye en el valor del tiempo de ascenso ó de caída, sino que contribuye al valor del retardo de propagación, que estudiaremos en el punto siguiente.

- Esta figura muestra la situación ideal para el cambio de estado en las salidas: en tiempo cero.
- En este caso se muestra una visión más realista de la salida de un circuito: una salida necesita una cierta cantidad de tiempo, denominado tiempo de ascenso (t_r) para cambiar de BAJO a ALTO, y un tiempo posiblemente diferente, denominado tiempo de caída (t_f) para cambiar de ALTO a BAJO.
- Incluso la figura B no es bastante precisa, porque la razón del cambio del voltaje de salida no cambia instantáneamente. En su lugar, el comienzo y el final de una transición son suaves, como se ve en la figura C.

En la figura C, los tiempos de ascenso y caída indican cuánto tiempo tarda un voltaje de salida en pasar a través de la región indefinida entre BAJO y ALTO.

2.2.2 Análisis de tiempos de ascenso y caída de una salida CMOS


Los tiempos de ascenso y caída de una salida de CMOS dependen principalmente de dos factores, la resistencia del transistor "encendido" y la capacidad de carga. Una capacidad grande incrementa los tiempos de transición, por lo que será raro que conectemos a propósito un condensador en la salida del circuito lógico. Sin embarlo, las capacidades parásitas están presentes en cualquier circuito, provenientes de tres fuentes: los circuitos de salida, el cableado que conecta la salida con otras entradas, y los circuitos de entrada.

Las salidas no pueden cambiar simultáneamente, porque necesitan tiempo para cargar la capacidad parásita del cableado y otros componentes que controlan.

Se pueden analizar los tiempos de acceso y caída de una salida CMOS utilizando el circuito equivalente que se muestra a continuación:

La capacidad parásita se conoce en ocasiones como carga capacitiva o carga de CA.

Observa que en el ejemplo estudiamos un inversor CMOS como el que hemos visto en estos apuntes.



- Los transistores de canal-p y canal-n están modelados por las resistencias R_p y R_n , respectivamente. En operación normal, una resistencia es alta y otra baja, dependiendo de estado de salida.
- La carga de salida se modela mediante un circuito de carga equivalente con tres componentes:

R_L, V_L : Ambos componentes representan la carga de continua (CD): determinan los voltajes que se establecen cuando la salida se estabiliza en un nivel ALTO o BAJO. La carga de CD no tiene demasiado efecto sobre los tiempos de transición cuando la salida cambia de estado.

C_L : esta capacidad representa la carga de CA: determina los voltajes y corrientes que están presentes cuando cambia la salida de un estado a otro.

Cuando una salida CMOS controla sólo entradas CMOS, la carga CD es despreciable. Para simplificar las cosas, analizaremos solamente este caso, con $R_L = \infty$ y $V_L = 0$ en el resto de estos apuntes. (es decir, solamente existe como carga en C_L)

Vamos a estudiar el análisis mediante un ejemplo:

Ejemplo:


Vamos a analizar los tiempos de transición de una salida CMOS, para el circuito anterior, con $C_L = 100 \text{ pF}$ (carga capacitiva) y con $R_p = 200 \Omega$ y $R_n = 100 \Omega$ (resistencias "de encendido" de los transistores)

Los tiempos de ascenso y de caída dependen del tiempo que se necesita para cargar y descargar la carga capacitiva C_L

Primero observamos el tiempo de caída: ($t_f = t_{\text{FALL}}$)


La figura siguiente muestra las condiciones eléctricas en el circuito cuando la salida se encuentra en un estado estable ALTO:

datos



En este ejemplo suponemos que cuando los transistores CMOS cambian entre "encendido" y "apagado", lo hacen de forma instantánea.

Vamos a suponer que al tiempo $t = 0$ la salida CMOS cambia al estado BAJO, generando así la situación que planteamos a continuación:




Cuando $t = 0$, V_{OUT} todavía es 5.0 V. En el tiempo $t = \infty$ el condensador tiene que estar completamente descargado, y V_{OUT} debe ser 0 V.

Entre los dos momentos, como sabemos, el valor de V_{OUT} está gobernado por una ley exponencial:

$$V_{OUT} = V_{DD} \cdot e^{-\frac{t}{R_n C_L}} = 5.0 \cdot e^{-\frac{t}{100 \cdot 100 \cdot 10^{-12}}} = 5.0 \cdot e^{-\frac{t}{10 \cdot 10^{-9}}} \text{ V}$$

Recuerda que el voltaje en un condensador no puede cambiar de forma instantánea

La figura siguiente muestra una gráfica de V_{OUT} en función del tiempo:



Esta ley exponencial es resultado de resolver una Ecuación Diferencial, tal y como veremos en algún problema de examen.

El factor $R_n C_L$ tiene unidades de tiempo (segundos) y se conoce como constante de



tiempo RC. Como hemos visto, en este ejemplo la constante de tiempo RC para las transiciones ALTO a BAJO es de 10 ns.

Para obtener el tiempo de caída, debemos resolver la ecuación anterior para $V_{OUT} = 3.5$ y

$V_{OUT} = 1.5$. Así:

$$t = -R_n C_L \cdot \ln \frac{V_{OUT}}{V_{DD}} = -10 \cdot 10^9 \cdot \ln \frac{V_{OUT}}{5.0}$$


Obteniendo:

- $t_{3.5} = 3.57 \text{ ns}$
 - $t_{1.5} = 12.04 \text{ ns}$
- El tiempo de caída t_f es la diferencia entre ambos números, 8.47 ns.

Tiempo de ascenso: ($t_r \equiv t_{rise}$)

Para calcular el tiempo de caída recordamos que 1.5 V y 3.5 V son las fronteras que definimos para los niveles BAJO y ALTO.


El tiempo de ascenso puede calcularse con un método semejante. La figura (a) muestra las condiciones en el circuito cuando la salida se encuentra en un estado estable BAJO. Si al tiempo $t = 0$ la salida CMOS cambia al estado ALTO, resulta la situación descrita en (b).



Una vez más, V_{OUT} no puede cambiar de forma instantánea, pero al tiempo $t = \infty$ el capacitor estará completamente cargado y V_{OUT} será 5V.

De nuevo, el valor de V_{OUT} está determinado por una ley exponencial:

$$V_{OUT} = V_{DD} \cdot \left(1 - e^{-\frac{t}{R_p C_L}} \right) = 5.0 \cdot \left(1 - e^{-\frac{t}{200 \cdot 100 \cdot 10^{-12}}} \right) = 5.0 \cdot \left(1 - e^{-\frac{t}{20 \cdot 10^{-9}}} \right) V$$



También sabemos deducir esta ley a partir de la resolución de una ecuación diferencial.

En este caso la constante de tiempo RC es 20 ns.

Resolviendo la ecuación anterior (despejamos el tiempo), obtenemos:

$$t = -RC \cdot \ln \frac{V_{DD} - V_{OUT}}{V_{DD}} = -20 \cdot 10^{-9} \cdot \ln \frac{5.0 - V_{OUT}}{5.0}$$

En donde sustituimos los tiempos de frontera, para obtener:

$$\left. \begin{array}{l} - t_{1.5} = 7.13 \text{ ns} \\ - t_{3.5} = 24.08 \text{ ns} \end{array} \right\} \text{El tiempo de ascenso } t_r \text{ es la diferencia entre ambos números, } 16.95 \text{ ns}$$

Observaciones:

- En el ejemplo anterior se supone que el transistor de canal-p tiene dos veces la resistencia del transistor de canal-n, y como resultado el tiempo de ascenso es el doble que el de caída.
- Un incremento en la capacidad de carga ocasionará un aumento en la constante de tiempo RC y el correspondiente incremento en los tiempos de transición.
- Una regla sencilla y práctica para estimar los tiempos de transición es que éstos son aproximadamente igual a la constante de tiempo RC del circuito, cuando se está cargando o descargando. Sólo tienes que fijarte como, efectivamente, en el ejemplo resuelto de estos apuntes este "truco" es válido.
- Los tiempos de transición calculados son bastante sensibles a la selección de los niveles lógicos: en el ejemplo resuelto, si usamos 2.0 V y 3.0 V en vez de 1.5 y 3.5 V como los umbrales para BAJO y ALTO, nos saldrían tiempos de transición más cortos. Por otro lado, si empleáramos 0.0 y 5.5, ¡ los tiempos de transición calculados serían infinitos!

Se diría aquí que la capacidad de excitación de la salida es "asimétrica".

Este truco no es válido para resolver ejercicios de examen, pero sí para verificar, aproximadamente, si nuestros resultados son correctos.

Además, en algunas familias lógicas (como TTL) los umbrales no son simétricos en torno a un punto medio de voltaje

Los tiempos de ascenso y de caída sólo describen de forma parcial el comportamiento dinámico de un elemento lógico; se necesitan parámetros adicionales para relacionar la temporización de salida con la temporización de entrada.

2.2.3 Retardo de propagación


ó tiempo de propagación t_p $\left\{ \begin{array}{l} t_{pHL} \\ t_{pLH} \end{array} \right.$

Una trayectoria de señal es la ruta eléctrica de una señal particular de entrada hacia una señal particular de salida, en un elemento lógico.

El retardo de propagación t_p de una trayectoria de señal es la cantidad de tiempo que requiere la señal de entrada para producir un cambio en la señal de salida.

Un elemento lógico complejo con varias entradas y salidas puede especificar un valor diferente de t_p para cada trayectoria diferente de señal.

Sin tener en cuenta los tiempos de ascenso y caída, la siguiente figura muestra los diferentes retardos de propagación para la trayectoria de señal de entrada a salida de un inversor CMOS, dependiendo de la dirección del cambio en la salida:




Donde:

ambos vez que se definen para la salida

- t_{pHL} es el tiempo entre un cambio de entrada y el correspondiente cambio de salida, cuando la salida está cambiando de ALTO a BAJO.
- t_{pLH} es el tiempo entre un cambio de entrada y el correspondiente cambio de salida, cuando la salida está cambiando de BAJO a ALTO.


Entre los muchos factores que influyen en el retardo de propagación tenemos que destacar los tiempos de ascenso y caída, lo que hace que especifiquemos los tiempos de retardo de propagación como la distancia temporal entre los puntos medios de las transiciones de entrada y salida, como se ilustra en la figura siguiente:



Esto nos da una definición ya formal de los tiempos de retardo de propagación:


Tiempo de propagación de ALTO a BAJO t_{pHL}

Es el tiempo que transcurre entre que la entrada llega a una tensión del 50% del valor de alimentación (independientemente de si la transición es de H a L o de L a H) y que la salida alcanza dicho valor cuando pasa de H a L.



Tiempo de propagación de BAJO a ALTO t_{pLH}

Es el tiempo que transcurre entre que la entrada llega a una tensión del 50% del valor de alimentación (independientemente de si la transición es de H a L o de L a H) y que la salida alcanza dicho valor cuando pasa de L a H.



* **NOTA:** no tiene nada que ver con t_{RISE} y t_{FALL} , los retardos o tiempos de propagación t_{pLH} u t_{pHL} es una relación temporal entre dos señales. la de entrada V_i y la de salida V_o , las otras son en la misma señal.

TEMA 3: ÁLGEBRA DE CONMUTACIÓN

3.1 Sistemas de numeración

Los símbolos numéricos con los que más familiarizados estamos en la actualidad se conocen como dígitos arábigos, ya que se desarrollaron en la cultura árabe medieval. Como ya sabemos, son:

1,2,3,4,5,6,7,8,9 y 0

Un sistema de numeración se define por sus símbolos básicos, llamados **dígitos** ó **cifras**, y las formas de combinar los mismos para representar toda la gama de números que requerimos.

Decimos que nuestra **notación** de los números es **posicional**, puesto que cada dígito de un número tiene un valor fijo determinado por su posición. Este valor viene dado por el dígito, multiplicado por una potencia de la **base de numeración** (con su posición como exponente, empezando por cero).

Así, un número "N" se representa en base "b" como "...d₇d₆d₅d₄d₃d₂d₁" donde "d_i" son los dígitos.

$$N = \dots + d_7b^7 + d_6b^6 + d_5b^5 + d_4b^4 + d_3b^3 + d_2b^2 + d_1b^1 + d_0b^0$$

- d₀ es el bit menos significativo (LSB)
- d₇ es el bit más significativo (MSB)

Los sistemas más habituales son el **decimal** (base 10), el **binario** (base 2), el **octal** (base 8) y el **hexadecimal** (base 16) de los que se presentan los primeros valores en la siguiente tabla:

Decimal	Binario	Octal	Hexadecimal
0	0	0	0
1	1	1	1
2	10	2	2
3	11	3	3
4	100	4	4
5	101	5	5
6	110	6	6
7	111	7	7
8	1000	10	8
9	1001	11	9
10	1010	12	A
11	1011	13	B
12	1100	14	C
13	1101	15	D
14	1110	16	E
15	1111	17	F

3.1.1 Sistemas digitales. Tamaño de palabra

Bit = "Binary Digit"

Los tamaños de palabra normalmente son potencias de 2.

Como veremos en epígrafes posteriores, los sistemas digitales trabajan con numeración binaria, en la que a cada dígito lo llamaremos **bit**. Un aspecto importante de estos sistemas es que sólo pueden manejar números con una cantidad fija de dígitos *n*. Así, por ejemplo, los computadores tienen un **tamaño de palabra** específico, que es la longitud (número de bits) de los números binarios procesados por las instrucciones internas del computador.

3.2 Conversión entre las bases más comunes

De binario a:

→ **Octal:** basta con agrupar los dígitos binarios de tres en tres empezando por la derecha y sustituir cada terna por el dígito octal correspondiente (ver tabla de la página anterior). Si el número de dígitos binarios no es múltiplo de tres rellenamos con ceros por la izquierda.

Ejemplo: $10111011001_2 = 10\ 111\ 011\ 001_2 = 2731_8$

→ **Hexadecimal:** basta con agrupar los dígitos binarios de cuatro en cuatro empezando por la derecha y sustituir cada grupo por el dígito hexadecimal correspondiente (ver tabla de la página anterior). Si el número de dígitos binarios no es múltiplo de cuatro rellenamos con ceros por la izquierda.

Ejemplo: $10111011001_2 = 101\ 1101\ 1001_2 = 5D9_{16}$

→ **Decimal:** multiplicamos cada dígito binario por 2 elevado a la posición que ocupa. Tras ello sumamos todo y sale el número en decimal

Ejemplo:

$$10111011001_2 = 1 \cdot 2^{10} + 0 \cdot 2^9 + 1 \cdot 2^8 + 1 \cdot 2^7 + 1 \cdot 2^6 + 0 \cdot 2^5 + \\ + 1 \cdot 2^4 + 1 \cdot 2^3 + 1 \cdot 2^2 + 0 \cdot 2^1 + 1 \cdot 2^0 = 1497_{10}$$

De octal a:

→ **Binario:** basta con sustituir los dígitos en octal por los tres dígitos equivalentes en binario (ver tabla de la página anterior).

Ejemplo: $1234_8 = 001\ 010\ 011\ 100_2$

→ **Hexadecimal:** Primero pasamos el dígito octal a binario y después de binario a hexadecimal (ambos procedimientos ya están explicados)

Ejemplo: $1234_8 = 001\ 010\ 011\ 100_2 = 0010\ 1001\ 1100_2 = 29C_{16}$

→ **Decimal:** multiplicamos cada dígito octal por 8 elevado a la posición que ocupa. Tras ello sumamos todo y sale el número en decimal

Ejemplo: $1234_8 = 1 \cdot 8^3 + 2 \cdot 8^2 + 3 \cdot 8^1 + 4 \cdot 8^0 = 668_{10}$

De hexadecimal a:

→ **Binario:** basta con sustituir los dígitos en hexadecimal por los cuatro dígitos equivalentes en binario (ver tabla de la página anterior).

Ejemplo: $CODE_{16} = 1100\ 0000\ 1101\ 1110_2$

→ **Octal:** Primero pasamos el dígito hexadecimal a binario y después de binario a octal (ambos procedimientos ya están explicados)

Ejemplo: $CODE_{16} = 1100\ 0000\ 1101\ 1110_2 = 1\ 100\ 000\ 011\ 011\ 110_2 = 140336_8$

→ **Decimal:** multiplicamos cada dígito hexadecimal por 16 elevado a la posición que ocupa. Tras ello sumamos todo y sale el número en decimal

Ejemplo: $CODE_{16} = 12 \cdot 16^3 + 0 \cdot 16^2 + 13 \cdot 16^1 + 14 \cdot 16^0 = 49374_{10}$

El subíndice indica en qué base está el número

Es igual que el octal pero agrupando de cuatro en cuatro

De decimal a:

→ **Binario:** Se va dividiendo el dígito en decimal entre 2 tantas veces como sea posible (división entera, sin decimales) y nos vamos quedando con el resto que sobra en cada división (que siempre será 0 ó 1). Esos restos ordenados del último al primero forman el número binario:

Ejemplo:

$$\begin{aligned} 108 \div 2 &= 54 \text{ y sobra } 0 \text{ (LSB)} \\ &\div 2 = 27 \text{ y sobra } 0 \\ &\div 2 = 13 \text{ y sobra } 1 \\ &\div 2 = 6 \text{ y sobra } 1 \\ &\div 2 = 3 \text{ y sobra } 0 \\ &\div 2 = 1 \text{ y sobra } 1 \\ &\div 2 = 0 \text{ y sobra } 1 \text{ (MSB)} \end{aligned}$$

$$108_{10} = 1101100_2$$

→ **Octal:** Se va dividiendo el dígito en decimal entre 8 tantas veces como sea posible (división entera, sin decimales) y nos vamos quedando con el resto que sobra en cada división (que estará siempre entre 0 y 7). Esos restos ordenados del último al primero forman el número octal:

Ejemplo:

$$\begin{aligned} 108 \div 8 &= 13 \text{ y sobra } 4 \text{ (LSB)} \\ &\div 8 = 1 \text{ y sobra } 5 \\ &\div 8 = 0 \text{ y sobra } 1 \text{ (MSB)} \end{aligned}$$

$$108_{10} = 154_8$$

→ **Hexadecimal:** Se va dividiendo el dígito en decimal entre 16 tantas veces como sea posible (división entera, sin decimales) y nos vamos quedando con el resto que sobra en cada división (que estará siempre entre 0 y 15). Esos restos ordenados del último al primero forman el número octal:

Ejemplo:

$$\begin{aligned} 108 \div 16 &= 6 \text{ y sobra } 12 \text{ (LSB)} \\ &\div 16 = 0 \text{ y sobra } 6 \text{ (MSB)} \end{aligned}$$

$$108_{10} = 6C_{16}$$

3.3 Representación de números binarios negativos

Para representar número negativos en binario existen básicamente dos sistemas, **complemento a uno y complemento a dos**.

3.3.1 Complemento a uno

El bit más significativo indica el signo y el resto el módulo si el número es positivo. En caso de ser negativo el módulo es el resultante de cambiar los "1" por "0" y viceversa. El rango de valores que se pueden representar con n bits es $-(2^{n-1} - 1) \leq \text{número} \leq (2^{n-1} - 1)$.

El problema del complemento a uno es que el cero no queda unívocamente definido.

Ejemplo: $01010101_2 = 85_{10}$
 $10101010_2 = -85_{10}$

3.3.2 Complemento a dos

Igual que complemento a uno, pero si el número es negativo se suma "1" al resultado. Es la representación más utilizada.

El rango de valores que se pueden representar con n bits es $-2^{n-1} \leq \text{número} \leq (2^{n-1} - 1)$.

Ejemplo: $01010101_2 = 85_{10}$
 $10101011_2 = -85_{10}$

En la tabla siguiente tienes ejemplos de representación con 4 bits.

Decimal	Complemento a dos	Complemento a uno
-8	1000	---
-7	1001	1000
-6	1010	1001
-5	1011	1010
-4	1100	1011
-3	1101	1100
-2	1110	1101
-1	1111	1110
0	0000	1111 ó 0000
1	0001	0001
2	0010	0010
3	0011	0011
4	0100	0100
5	0101	0101
6	0110	0110
7	0111	0111

Usando el complemento a 1, el "0" se puede representar tanto 00000000 como 11111111 (en este ejemplo, trabajando con 8 bits).

Para saber qué cifra representa un número negativo en complemento a 2, basta con volver a complementarlo a 2, y obtendremos su valor absoluto.

Recuerda que el bit más significativo nos da la información relativa al signo del número.

3.4 Códigos para números decimales

En este apartado estudiamos formas alternativas de representar los números decimales, a caballo entre el "pensamiento" de una máquina (sistema binario) y el de una persona (sistema decimal). Los más utilizados son BCD y 1-de-10.

3.4.1 Decimal codificado en binario (BCD)

Hasta ahora hemos supuesto que los números decimales se traducen a binario para ser procesados por circuitos digitales. Un método alternativo es codificar los dígitos decimales en forma binaria, manteniendo su notación posicional. Estos números se denominan números decimales codificados en binario.

La forma de conversión es muy sencilla:

Un número decimal sin signo $N_{10} = d_{n-1}d_{n-2}...d_1d_0$ se convierte a la forma BCD estableciendo la correspondencia de cada dígito d_i a un número binario de cuatro bits B_i .

Ejemplo:

Si tenemos el número decimal $N_{10} = 7109_{10}$, el proceso de conversión a BCD es:

$$N_{10} = \underbrace{7}_{0111} \underbrace{1}_{0001} \underbrace{0}_{0000} \underbrace{9}_{1001} = 0111000100001001_{10}$$

Por supuesto, la conversión de BCD a la forma decimal ordinaria se efectúa reemplazando los grupos de cuatro bits por el dígito decimal equivalente.

Ejemplo:

$$N_{10} = \underbrace{0011}_3 \underbrace{1000}_8 \underbrace{0100}_4 \underbrace{1001}_9 \underbrace{0000}_0 \underbrace{0101}_5 = 384905_{10}$$

3.4.2 1-de-10

Este sistema consiste simplemente en codificar cada dígito decimal como una palabra binaria de 10 bits. En esta, todos los bits están puestos a cero excepto aquel que ocupa la posición coincidente con el valor del dígito decimal representado.

Así, por ejemplo, el dígito decimal 0 estará representado por '1000000000', y el decimal 7, corresponderá al '0000000100'. Todas las correspondencias entre dígitos puedes encontrarlas en la tabla adjunta.

Dígito decimal	BCD	1-de-10
0	0000	1000000000
1	0001	0100000000
2	0010	0010000000
3	0011	0001000000
4	0100	0000100000
5	0101	0000010000
6	0110	0000001000
7	0111	0000000100
8	1000	0000000010
9	1001	0000000001

Estos sistemas se usan para excitación de dispositivos externos como relés o LEDs.

BCD = "Binary-coded decimal"

BCD no es más que el sistema decimal, con cada dígito codificado en binario.

La correspondencia entre cada dígito decimal y su representación en BCD la tienes en la tabla del final de este epígrafe

Observa que el subíndice del resultado es 10, para representar que, efectivamente, no está representado en binario, sino en BCD.

Es importante recordar que en este sistema contamos las posiciones desde la izquierda, empezando por cero.

Observa que no se utilizan las combinaciones comprendidas entre 1010 y 1111, inclusive.

◦ Complemento a dos (EJEMPLO)

■ paso de decimal (D) a complemento a dos (C2)

+10: 1º representamos (+10) en binario: 1010

2º añadimos un bit de signo positivo: 01010

-10: 1º representamos (+10) en binario: 1010

2º añadimos un bit de signo positivo: 01010

3º complemento a dos:

3.1 - complemento a 1: 10101

3.2 - sumamos 1: 10110

■ paso de complemento a 2 (C2) a decimal (D)

01010 ⇒ simplemente pasamos a decimal: +10
es positivo!!

10110 ⇒ sabiendo que es negativo, hallaremos su valor absoluto:
es negativo!!

1º complementamos a 2: 10110 → 01001 → 01010

2º pasamos a decimal: 10

- El valor que estoy buscando es -10


3.4.3 Ejemplo de uso de BCD: excitación de los LEDs de "displays" de 7 segmentos

Este apartado te será útil en el laboratorio LCEL, de 3º.

LS247
FUNCTION TABLE

INPUTS				OUTPUTS						
D	C	B	A	a	b	c	d	e	f	g
L	L	L	L	ON	ON	ON	ON	ON	ON	OFF
L	L	L	H	OFF	ON	ON	OFF	OFF	OFF	OFF
L	L	H	L	ON	ON	OFF	ON	ON	OFF	ON
L	L	H	H	ON	ON	ON	ON	OFF	OFF	ON
L	H	L	L	OFF	ON	ON	OFF	OFF	ON	ON
L	H	L	H	ON	OFF	ON	ON	OFF	ON	ON
L	H	H	L	ON	OFF	ON	ON	ON	ON	ON
L	H	H	H	ON	ON	ON	OFF	OFF	OFF	OFF
H	L	L	L	ON	ON	ON	ON	ON	ON	ON
H	L	L	H	ON	ON	ON	ON	OFF	ON	ON
H	L	H	L	OFF	OFF	OFF	ON	ON	OFF	ON
H	L	H	H	OFF	OFF	ON	ON	OFF	OFF	ON
H	H	L	L	OFF	ON	OFF	OFF	OFF	ON	ON
H	H	L	H	ON	OFF	OFF	ON	OFF	ON	ON
H	H	H	L	OFF	OFF	OFF	ON	ON	ON	ON
H	H	H	H	OFF	OFF	OFF	OFF	OFF	OFF	OFF

Display de 7 segmentos:



74LS247: Decodificador de BCD a 7 segmentos



3.5 Álgebra de Boole

Es un tipo de álgebra que, basándose en la teoría de conjuntos, se aplica a sistemas matemáticos en los que sólo existen dos elementos posibles: el 0 y el 1.

De la anterior definición se deduce su posibilidad de ser aplicada al análisis y diseño de circuitos digitales, simplemente precisando el siguiente convenio:

- Presencia de tensión = 1.
- Ausencia de tensión = 0.

Este convenio responde al nombre de "Lógica positiva", que es la más utilizada.

3.6 Operaciones y propiedades básicas

En el álgebra de Boole sólo existen tres operaciones:

- Suma.
- Multiplicación.
- Complementación o inversión.

En la tabla se indican las forma de representación, así como sus postulados básicos. Las operaciones del álgebra de Boole cumplen las siguiente propiedades:

- a) Conmutativa: $a + b = b + a$
 $a \cdot b = b \cdot a$
- b) Asociativa: $a + b + c = a + (b + c)$
 $a \cdot b \cdot c = (a \cdot b) \cdot c$
- c) Distributiva: $a \cdot (b + c) = a \cdot b + a \cdot c$
 $a + (b \cdot c) = (a + b) \cdot (a + c)$

Operación	Forma de representarla	Postulados básicos
Suma	$F = a + b$	$0 + 0 = 0$ $a + 0 = a$ $0 + 1 = 1$ $a + 1 = 1$ $1 + 1 = 1$ $a + a = a$ $a + \bar{a} = 1$
Multiplicación	$F = a \cdot b$ $F = ab$ $F = a * b$	$0 \cdot 0 = 0$ $a \cdot 0 = 0$ $0 \cdot 1 = 0$ $a \cdot 1 = a$ $1 \cdot 1 = 1$ $a \cdot a = a$ $a \cdot \bar{a} = 0$
Complementación o inversión	$F = \bar{a}$ $F = \overline{a \cdot b}$	$\bar{0} = 1$ $\bar{\bar{a}} = a$ $\bar{1} = 0$

3.7 Teoremas y leyes booleanas principales

Los teoremas de álgebra de Boole son demostrables, a diferencia de los del álgebra convencional, por el **método de inducción completa**. Este método consiste en comprobar que la relación entre los elementos que el teorema define se cumplen en todos los casos posibles. Para poder realizar esto se emplean las llamadas **tablas de verdad**, que no son otra cosa que representaciones gráficas de todos los casos que pueden darse en una relación y de sus respectivos resultados.

Para comprender mejor lo anterior, demos-tremos la primera ley del álgebra de Boole, llamada **ley de absorción**; su expresión es la que sigue:

$$a + a \cdot b = a$$

Su demostración se encuentra en la tabla siguiente:

a	b	$a + a \cdot b$	a
0	0	$0 + 0 \cdot 0 = 0$	0
0	1	$0 + 0 \cdot 1 = 0$	0
1	0	$1 + 1 \cdot 0 = 1$	1
1	1	$1 + 1 \cdot 1 = 1$	1

Existen infinidad de teoremas en el álgebra de Boole, tantos como puedan ser demostrados por el método ya referido; sin embargo, hay una serie de ellos que, dada su utilidad, es importante conocer. La tabla siguiente muestra los más importantes.

Por otra parte, siempre que se cumple una ley o teorema en el álgebra de Boole, se cumple también su llamada **forma dual**; es decir, se cumple también la expresión que se obtiene cambiando solamente las operaciones de suma por las de producto y las de producto por las de suma. Las formas duales de las leyes y teoremas básicos también se indican en la tabla siguiente.

Nombre de la ley	Forma básica	Forma dual	
Ley de absorción	$a + a \cdot b = a$	$a \cdot (a + b) = a$	(1)
Teorema de De Morgan	$(a + b + c + \dots) = \bar{a} \cdot \bar{b} \cdot \bar{c} \cdot \dots$	$(a \cdot b \cdot c \cdot \dots) = \bar{a} + \bar{b} + \bar{c} + \dots$	(2)
Leyes de transposición	$a \cdot b + \bar{a} \cdot c = (a + c) \cdot (\bar{a} + b)$	$(a + b) \cdot (\bar{a} + c) = a \cdot c + \bar{a} \cdot b$	(3)
	$\bar{a} \cdot \bar{b} + a \cdot b = (\bar{a} + b) \cdot (a + \bar{b})$	$(\bar{a} + \bar{b}) \cdot (a + b) = \bar{a} \cdot b + a \cdot \bar{b}$	(4)
Leyes varias	$a + \bar{a} \cdot b = a + b$	$a \cdot (\bar{a} + b) = a \cdot b$	(5)
	$\bar{a} + a \cdot b = \bar{a} + b$	$\bar{a} \cdot (a + b) = \bar{a} \cdot b$	(6)
	$a \cdot b + a \cdot \bar{b} \cdot c = a \cdot b + a \cdot c$	$(a + b) \cdot (a + \bar{b} + c) = (a + b) \cdot (a + c)$	(7)
	$a \cdot b + \bar{a} \cdot c + b \cdot c = a \cdot b + \bar{a} \cdot c$	$(a + b) \cdot (\bar{a} + c) \cdot (b + c) = (a + b) \cdot (\bar{a} + c)$	(8)
	$a \cdot b + a \cdot \bar{b} = a$	$(a + b) \cdot (a + \bar{b}) = a$	(9)
	$a \cdot b + a \cdot c = a \cdot (b + c)$	$(a + b) \cdot (a + c) = a + (b \cdot c)$	(10)

3.8 Formas canónicas de una función booleana

Las ecuaciones o expresiones booleanas pueden adoptar dos estructuras o formas típicas, denominadas **formas canónicas**. Dichas formas son:

- **Primera forma canónica – Ecuaciones con estructura minterms:** Esta ecuación está estructurada como una suma de términos en forma de producto de las diferentes variables que intervienen en la ecuación.

Ejemplo:

$$x = a \cdot \bar{b} \cdot c + \bar{a} \cdot b \cdot \bar{c} + a \cdot b \cdot c$$

- **Segunda forma canónica – Ecuación con estructura maxterms:** Se dispone como un producto de términos en forma de suma de las diferentes variables que intervienen en la ecuación.

Ejemplo:

$$y = (\bar{a} + b + c) \cdot (a + \bar{b} + \bar{c}) \cdot (\bar{a} + \bar{b} + \bar{c}) \cdot (a + \bar{b} + c)$$

IMPORTANTE: Tanto en una estructura como en la otra, todos los términos han de contener todas las variables que intervienen en la ecuación.

Esta forma canónica se utiliza para implementar una función empleando sólo puertas NAND.

- **Tercera forma canónica – Ecuación con producto de productos:** Se dispone como un producto de términos en forma de producto de las diferentes variables que intervienen en la ecuación.

Ejemplo:

$$z = \overline{\overline{abc} \cdot \overline{abc} \cdot \overline{abc}}$$

Esta forma canónica se utiliza para implementar una función empleando sólo puertas NOR.

- **Cuarta forma canónica – Ecuación con suma de sumas:** Se dispone como una suma de términos en forma de suma de las diferentes variables que intervienen en la ecuación.

Ejemplo:

$$w = \overline{\overline{(\overline{a+b+c}) + (\overline{a+\overline{b+c}}) + (\overline{\overline{a+b+c}}) + (\overline{a+\overline{b+c}})}}$$

3.9 Obtención de la ecuación de una función lógica partiendo de su tabla de verdad.

Con el ejercicio 1 de clase comprenderemos mejor estos métodos.

Dada la tabla de verdad, que representa la respuesta binaria de una función lógica, existen dos métodos para obtener su ecuación en primera y segunda forma canónica, respectivamente. Estos métodos están expresados y resumidos en la tabla siguiente, en la que también explicamos el método para obtener a partir de estas, la tercera y la cuarta forma canónica.

	Tipo de ecuación	Método de obtención	Convenio a aplicar
Ecuación minterms	Primera forma canónica	Obtener la suma de productos de variables cuyas combinaciones hacen 1 la función	0 variable negada 1 variable sin negar
Ecuación maxterms	Segunda forma canónica	Obtener el producto de las sumas de variables cuyas combinaciones hacen 0 la función	0 variable sin negar 1 variable negada
	Tercera forma canónica	Negar dos veces la ecuación en la primera forma canónica	
	Cuarta forma canónica	Negar dos veces la ecuación en la segunda forma canónica	

3.10 Simplificación de ecuaciones booleanas

Existen dos procedimientos básicos a la hora de simplificar las ecuaciones booleanas:

- **Método de simplificación algebraico:** Se realiza aplicando las leyes y teoremas del álgebra.
- **Métodos tabulares y gráficos:** Destacamos entre estos, el método de Karnaugh, que estudiamos a continuación.

3.10.1 Simplificación utilizando el Método de Karnaugh

Se han propuesto diversos métodos para minimizar de modo sistemático. Algunos son numéricos, y conducen a un algoritmo que puede programarse. Aquí veremos un método gráfico que es el más sencillo y también el más conocido (aunque prácticamente deja de tener utilidad para formas booleanas con más de seis variables).

Una tabla de Karnaugh no es otra cosa que una presentación alternativa de la misma información contenida en una tabla de verdad. La tabla de Karnaugh es de doble entrada, y tiene las asignaciones colocadas de tal modo que las que corresponden a productos canónicos adyacentes están físicamente contiguas.

En la siguiente figura pueden verse las disposiciones de las tablas de Karnaugh para los casos de tres, cuatro y cinco variables booleanas. Cada casilla corresponde a una línea de la tabla de verdad, y se pondrá en ella un "0" ó un "1". En la figura hemos numerado las casillas con los números de fila correspondiente de la tabla de verdad.

xy	00	01	11	10
0	0	2	6	4
1	1	3	7	5

x_1x_2	00	01	11	10
00	0	4	12	8
01	1	5	13	9
11	3	7	15	11
10	2	6	14	10

$x_1=0$

x_2x_3	00	01	11	10
00	0	4	12	8
01	1	5	13	9
11	3	7	15	11
10	2	6	14	10

$x_1=1$

x_2x_3	00	01	11	10
00	16	20	28	24
01	17	21	29	25
11	19	23	31	27
10	18	22	30	26

IMPORTANTE: de una casilla a otra adyacente sólo puede cambiar una variable.

Es por esto que, por ejemplo, representemos la entrada $x_4x_5 = 11$ justo debajo de la casilla con entrada $x_4x_5 = 01$

Una vez rellena la tabla, pasamos a agrupar términos para obtener la forma canónica simplificada que buscamos y después expresar finalmente la función. Según sea esta la primera o la segunda, actuaremos de formas diferentes:

- **Primera forma canónica – Simplificación por unos:**

Las reglas para agrupar los "1" son las que se enuncian a continuación:

- 1) Cada grupo debe tener 2^n elementos (o sea, 1, 2, 4, 8, etc...).
- 2) Los grupos deben ser lo más grandes posibles.
- 3) Los grupos siempre deben ser rectángulos o cuadrados.
- 4) Está permitido pasar los bordes del mapa (en vertical y horizontal).
- 5) Cada grupo debe tener al menos un elemento en exclusividad (que no pertenezca a ningún otro grupo).
- 6) Todos los "1" deben pertenecer al menos a un grupo.
- 7) Hay que intentar agrupar todos los "1" en el menor número posible de grupos.
- 8) No es obligatorio que estén superpuestos unos grupos con otros.

Una vez agrupados todos los unos, pasamos a expresar la función buscada.

- Obtendremos tantos términos como grupos de unos (términos que se sumarán entre sí)
- Cada uno de los términos se obtiene multiplicando las variables que quedan constantes.
- Complementamos las variables que valen 0.

• **Segunda forma canónica – Simplificación por ceros:**

Las reglas para agrupar los "0" son las que se enuncian a continuación:

- 1) Cada grupo debe tener 2^n elementos (o sea, 1, 2, 4, 8, etc...).
- 2) Los grupos deben ser lo más grandes posibles.
- 3) Los grupos siempre deben ser rectángulos o cuadrados.
- 4) Está permitido pasar los bordes del mapa (en vertical y horizontal).
- 5) Cada grupo debe tener al menos un elemento en exclusividad (que no pertenezca a ningún otro grupo).
- 6) Todos los "0" deben pertenecer al menos a un grupo.
- 7) Hay que intentar agrupar todos los "0" en el menor número posible de grupos.
- 8) No es obligatorio que estén superpuestos unos grupos con otros.

Una vez agrupados todos los ceros, pasamos a expresar la función buscada.

- Obtendremos tantos términos como grupos de ceros (términos que se multiplicarán entre sí)
- Cada uno de los términos se obtiene sumando las variables que quedan constantes.
- Complementamos las variables que valen 1.

Observa que son las mismas reglas que para las agrupaciones de unos, solo que referidas a los ceros.

TEMA 4: CIRCUITOS COMBINACIONALES

4.1 Definiciones básicas

4.1.1 Circuitos combinacionales y circuitos secuenciales

Los circuitos lógicos se clasifican en dos tipos, "combinacional" y "secuencial". Un circuito lógico combinacional es aquel cuyas salidas dependen solamente de sus entradas de corriente. Por el contrario, las salidas de un circuito lógico secuencial dependen no sólo de las entradas de corriente sino también de la secuencia anterior de las entradas, posiblemente arbitrarias, que sucedieron en el pasado.

Un circuito combinacional puede contener una cantidad arbitraria de puertas lógicas e inversores, pero NO ciclos de retroalimentación.

4.1.2 Análisis VS Síntesis

En el análisis de un circuito combinacional comenzamos con un diagrama lógico y procedemos hasta una descripción formal de la función que realiza el circuito, tal como una tabla de verdad o una expresión lógica.

En la síntesis hacemos lo contrario, comenzamos con una descripción formal y procedemos hasta un diagrama lógico.


4.2 Multiplexores

Son circuitos combinacionales que poseen las siguientes entradas y salidas:

- N entradas de información o canales de datos.
- n entradas de selección o control.
- Una salida de información
- Una entrada de autorización.

Los canales de entrada están relacionados con las entradas de selección por la siguiente ecuación:

$$\text{número de canales} = 2^{\text{número de entradas de selección}} \Rightarrow N = 2^n$$



Un ciclo de retroalimentación es la trayectoria de una señal en un circuito que permite que la salida de una puerta se propague de regreso hacia la entrada de esa misma puerta. Un ciclo de esta naturaleza generalmente genera un comportamiento secuencial en un circuito.


Ciclo combinacional: la salida depende sólo de la entrada: mando tele hoy al canal 4 \Rightarrow canal 4 TV.
Ciclo secuencial: la salida depende de las entradas y el estado anterior: mando tele hoy al canal 4 \Rightarrow estado canal tele (4) \Rightarrow canal TV \neq (5) y canal +

En los esquema representativos de estos circuitos se suele denominar a dichas entradas y salidas con los símbolos que se exponen a continuación:

- D_0 o I_0 a D_N o I_N a las entradas de información.
- S_0 a S_n a las entradas de direccionamiento.
- E a la entrada de autorización o *enable*.
- W o Z a la salida del circuito.

Ejemplo de esquema de un multiplexor:

El componente aquí descrito es el 74AC157, multiplexor de dos entradas de datos (de 4 bits cada una).



Pin Names	Description
$I_{0a}-I_{0d}$	Source 0 Data Inputs
$I_{1a}-I_{1d}$	Source 1 Data Inputs
\bar{E}	Enable Input
S	Select Input
Z_a-Z_d	Outputs


4.2.1 Funcionamiento de un multiplexor

El principio de funcionamiento del multiplexor es el siguiente: cuando una combinación binaria aparece en las entradas de selección, la información de entrada presente en el canal por ella definido aparece en la salida.

Por tanto, se puede considerar a un multiplexor como un conmutador de múltiples entradas cuya única salida se controla electrónicamente mediante las entradas de selección.

La estructura interna de estos circuitos puede llegar a ser relativamente compleja, y como, por otra parte, nosotros los vamos a encontrar en el mercado bajo la forma de *chips* integrados, no realizaremos su estudio interno.

4.2.2 Multiplexor 2 x 1



Esta es la tabla de verdad de un multiplexor de 2 canales de entrada (I_0 e I_1) con 1 entrada de control (C_0)

C_0	Z
0	I_0
1	I_1

Y esta es la función que implementa:


$$Z = \bar{C}_0 I_0 + C_0 I_1 \quad (1^a \text{ forma canónica})$$

$$Z = (C_0 + I_0) \cdot (\bar{C}_0 + I_1) \quad (2^a \text{ forma canónica})$$

4.2.3 Multiplexor 4 x 2

La tabla de verdad de un multiplexor de 4 canales de entrada (I_0, I_1, I_2 e I_3) con 2 entradas de control (C_0 y C_1) es la siguiente:


(ver PLANING)



$Z = \bar{C}_1 \bar{C}_0 I_0 + \bar{C}_1 C_0 I_1 + C_1 \bar{C}_0 I_2 + C_1 C_0 I_3$

1ª forma canónica!

C_1	C_0	Z
0	0	I_0
0	1	I_1
1	0	I_2
1	1	I_3




Y esta es la función que implementa:

$$Z = \bar{C}_1 \bar{C}_0 I_0 + \bar{C}_1 C_0 I_1 + C_1 \bar{C}_0 I_2 + C_1 C_0 I_3 \quad (1^{\text{a}} \text{ forma canónica})$$

$$Z = (C_1 + C_0 + I_0) \cdot (C_1 + \bar{C}_0 + I_1) \cdot (\bar{C}_1 + C_0 + I_2) \cdot (\bar{C}_1 + \bar{C}_0 + I_3) \quad (2^{\text{a}} \text{ forma canónica})$$

4.1.4 Multiplexor 8 x 3

La tabla de verdad de un multiplexor de 8 canales de entrada ($I_0, I_1, I_2, I_3, I_4, I_5, I_6$ e I_7) con 3 entradas de control (C_0, C_1 y C_2) es la siguiente:



C_2	C_1	C_0	Z
0	0	0	I_0
0	0	1	I_1
0	1	0	I_2
0	1	1	I_3
1	0	0	I_4
1	0	1	I_5
1	1	0	I_6
1	1	1	I_7

Y esta es la función que implementa:

$$Z = \bar{C}_2 \bar{C}_1 \bar{C}_0 I_0 + \bar{C}_2 \bar{C}_1 C_0 I_1 + \bar{C}_2 C_1 \bar{C}_0 I_2 + \bar{C}_2 C_1 C_0 I_3 + C_2 \bar{C}_1 \bar{C}_0 I_4 + C_2 \bar{C}_1 C_0 I_5 + C_2 C_1 \bar{C}_0 I_6 + C_2 C_1 C_0 I_7$$

Análogamente se pueden deducir las tablas de verdad y la forma canónica de multiplexores de mayor número de canales y entradas de control.

4.2.4 Realización de funciones lógicas con multiplexores

La circuitería interna que posee un multiplexor permite la implementación de funciones lógicas mediante su adecuado conexionado externo. Existen dos métodos de emplear multiplexores cuando se trata de implementar funciones lógicas:

a) Implementación de funciones booleanas de n variables con un multiplexor de n entradas de control

- En este caso basta con escribir la tabla de verdad de la función booleana y asignar cada una de las líneas de esa tabla a uno de los canales de datos. Las n entradas de control se reservan para las n variables de la función.
- Una opción más mecánica es escribir la 1ª forma canónica estandar de una función a la salida de un multiplexor, e identificar cada término (teniendo en cuenta que las entradas de control las identificamos directamente con las variables de la función. Por lo tanto, sólo nos queda saber qué valores, '1' ó '0', ponemos en las entradas de datos).

Vamos a detallar la explicación para la realización de una función F de dos variables (X e Y) con un multiplexor 4x2:

Para este multiplexor, la forma desarrollada de su función de salida es:

$$Z = \bar{C}_1 \bar{C}_0 I_0 + \bar{C}_1 C_0 I_1 + C_1 \bar{C}_0 I_2 + C_1 C_0 I_3$$

Veremos este método en la práctica en el ejercicio 1 de clase, de este tema, apartado a.

Recuerda que un multiplexor 4x2 tiene 4 canales de entrada (I_0, I_1, I_2 e I_3) con 2 entradas de control (C_0 y C_1)

En este momento empezamos ya a completar el dibujo de nuestro circuito con el multiplexor.

Así, por ejemplo, si en la función del enunciado no aparece el término \overline{XY} , entonces I_0 tiene que valer '0'.

Veremos este método en la práctica en el ejercicio 1 de clase, de este tema, apartado b.

Nuevamente vamos a seguir la explicación a partir de un multiplexor 4x2, sólo que ahora la función F que queremos implementar es de tres variables, X , Y y W .

Recuerda dos propiedades importantes:

$$a + \overline{a} = 1$$

$$a \cdot 1 = a$$

Veremos un ejemplo de este tipo en el ejercicio 1 de clase, de este tema, apartado c.

Sobre esta función de salida, identificamos ya las entradas de control con las variables, y Z con F , la función que queremos implementar:

$$F = \overline{XY}I_0 + \overline{XY}I_1 + X\overline{Y}I_2 + XYI_3$$

Donde sólo queda ya sustituir cada entrada de datos I_0, I_1, I_2 e I_3 por '1' ó '0' según aparezca o no el término en cuestión en la función del enunciado.

b) Implementación de funciones booleanas de $n + 1$ variables con un multiplexor de n entradas de control y un negador

En este caso una de las variables de la función booleana será enchufada al multiplexor por las entradas de datos mientras que las otras $n - 1$ variables se siguen enchufando en las entradas de control.

- Para poder implementar la función vamos a seguir el segundo de los métodos del apartado a), pero realizando unos pasos previos.

Lo primero que debemos hacer es elegir qué dos variables van a estar conectadas a las entradas de control. Vamos a suponer que en nuestro caso van a ser X e Y .

Acto seguido tenemos que transformar la expresión que nos den de la función, para que en cada término de la misma aparezcan SIEMPRE estas dos variables elegidas. Para ello, cuando en algún término falte alguna, multiplicaremos dicho término por $(X + \overline{X})$ ó $(Y + \overline{Y})$, según cuál sea la variable que falta.

Una vez expresadas estas multiplicaciones, deshacemos los paréntesis aplicando la propiedad distributiva, simplificamos cuando se pueda, y reordenamos la expresión.

De esta forma, podremos ya escribir nuestra salida estandar (en la 1ª forma canónica) de un multiplexor de estas características:

$$Z = \overline{C_1}\overline{C_0}I_0 + \overline{C_1}C_0I_1 + C_1\overline{C_0}I_2 + C_1C_0I_3$$

Para después identificar:

$$F = \overline{XY}I_0 + \overline{XY}I_1 + X\overline{Y}I_2 + XYI_3$$

Donde la única diferencia será que las entradas I_0, I_1, I_2 e I_3 no quedarán sólo identificadas con '1' ó '0', sino también por W ó \overline{W} , la tercera de las variables de la función.

Nota:

También es posible, en algunas ocasiones, implementar funciones con $n + 2$ variables o más mediante un multiplexor de n entradas de control pero para ello el problema debe estar preparado.

4.3 Decodificadores

Genéricamente, un **decodificador** es un circuito lógico con varias entradas y salidas que convierte las entradas codificadas en salidas codificadas, donde los códigos de entrada y de salida son diferentes.

- El código de entrada que se utiliza con mayor frecuencia es un código binario de n bits, donde una palabra de n bits representa uno de 2^n diferentes valores codificados, normalmente los enteros de 0 hasta $2^n - 1$.
- El código de salida que se utiliza con mayor frecuencia es un *código 1 fuera de m* , que contiene m bits, donde un solo bit se activa en un determinado momento.

Son circuitos combinatoriales provistos de n entradas y un número de salidas menor o igual 2^n .

4.3.1 Decodificar binario: funcionamiento

El circuito decodificador más común es un decodificador de n a 2^n ó **decodificador binario**. Un decodificador de esta clase tiene un código de entrada binario de n bits y un código de salida *1 fuera de 2^n* .

Se utiliza un decodificador binario cuando se necesita activar exactamente una de las 2^n salidas basado en un valor de entrada de n bits. Dicho de otra forma, funcionan de manera que, al aparecer una combinación binaria en sus entradas, se activa una sola de sus salidas.

Normalmente, la salida activada presenta un 0, mientras que las demás permanecen a 1. Los decodificadores se emplean en los sistemas digitales para convertir las informaciones binarias, con las cuales trabajan, otros tipos de informaciones digitalizadas, pero no binarias, empleadas por otros dispositivos, por ejemplo, los visualizadores alfanuméricos.

A continuación presentamos algunos ejemplos de circuitos de estas características.

4.3.2 Decodificador binario 2 a 4

Describimos aquí un decodificador de 2 a 4 líneas con entrada de inhibición que activa la salida en nivel bajo.

La descripción completa de sus entradas y salidas es:

- I_0 e I_1 son las dos entradas.
- Y_0 a Y_3 son las cuatro salidas. Una de ellas se activará en función del número binario representado a la entrada.
- EN es la entrada de autorización o *enable*. Observa que se activa a nivel alto, esto es, el decodificador funcionará cuando esta entrada esté a 1.

Su tabla de verdad es la siguiente:

Inputs			Outputs			
EN	I_1	I_0	Y_3	Y_2	Y_1	Y_0
0	x	x	0	0	0	0
1	0	0	0	0	0	1
1	0	1	0	0	1	0
1	1	0	0	1	0	0
1	1	1	1	0	0	0

En ocasiones un código binario de n bits es truncado para representar menos de 2^n valores. Es el caso del código BCD, en el que las combinaciones 0000 hasta 1001 representan los dígitos decimales 0 a 9, pero las combinaciones 1010 hasta 1111 no se usan.

Efectivamente, son decodificadores provistos de n entradas y un número de salidas menor o igual 2^n .

No todos los decodificadores poseen la misma asignación de estados lógicos.; de hecho, hay muchos que trabajan tomando un nivel alto (1) como nivel activo.



Un ejemplo real de decodificador (un integrado con esta funcionalidad) es el 74AC179, solo que tanto sus salidas como su entrada enable son activas a nivel bajo.

a tabla de verdad del decodificador binario introduce una notación "sin importancia" para combinaciones de entrada. Si uno o más valores de entrada no afectan a los valores de salida para alguna combinación de las entradas restantes, se marcan con una X para esa combinación de entrada.

Es importante entender que en el número binario que pongamos en $I_1 I_0$, I_1 es el bit más significativo. Así, mira SIEMPRE la tabla de verdad de cada circuito integrado, para conocer con certeza estas cuestiones.

En el circuito equivalente, observa que cada salida consiste en un minterm de las variables de entrada

Su esquema y su circuito equivalente (implementado con puertas) son:



4.3.3 Decodificador 3 a 8

Otro ejemplo de decodificador es el de 3 a 8 líneas.


El que presentamos tiene las siguientes entradas y salidas:

- E_0 a E_2 son las tres entradas.
- S_0 a S_7 son las ocho salidas. Una de ellas se activará en función del número binario representado a la entrada.
- EN es la entrada de autorización o *enable*.

Su tabla de verdad es la siguiente:

EN	E_2	E_1	E_0	S_0	S_1	S_2	S_3	S_4	S_5	S_6	S_7
0	X	X	X	0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0	0	0	0	0
1	0	0	1	0	1	0	0	0	0	0	0
1	0	1	0	0	0	1	0	0	0	0	0
1	0	1	1	0	0	0	1	0	0	0	0
1	1	0	0	0	0	0	0	1	0	0	0
1	1	0	1	0	0	0	0	0	1	0	0
1	1	1	0	0	0	0	0	0	0	1	0
1	1	1	1	0	0	0	0	0	0	0	1

Y su esquema:



En este caso, E_2 es el bit más significativo de la entrada

4.3.4 Funciones de un decodificador

- La función que más nos interesa de un decodificador es la de implementar funciones lógicas. La forma de hacerlo es muy sencilla:
 - Necesitamos la tabla de verdad de la función.
 - Basta con unir en una puerta OR aquellas salidas del decodificador donde la función valga uno.
 - Otra posibilidad es unir justo las contrarias (donde la función vale 0) con una puerta NOR.
- Otras funciones importantes de un decodificador son la de hacer de decodificador estricto (que, en principio, es para lo que se inventaron) y la de hacer de demultiplexor (si se cumplen las características antes enunciadas en el margen).

Observa que así es como formamos los minterms a la salida.

Un decodificador es lo mismo que un demultiplexor si cumple que:

- Tiene 2ª salidas.
- Tiene entrada de validación.


4.4 Comparadores binarios

Los circuitos comparadores son circuitos combinatoriales que indican la relación de igualdad o desigualdad existente entre dos números binarios A y B de n bits cada uno. Además suelen disponer de una serie de entradas de acoplamiento en cascada para poder comparar con mayor número de bits que los permitidos por el comparador que usamos.

El comparador más sencillo que podemos encontrar es el de igualdad entre dos bits, que es implementado simplemente por una puerta XOR.

Ejemplo:

En la figura se muestra el diagrama esquemático de un comparador del tipo 74x85:



Su tabla de funcionamiento la siguiente.


Entradas de comparación				Entradas de cascada			Salidas		
A3, B3	A2, B2	A1, B1	A0, B0	A > B	A < B	A = B	A > B	A < B	A = B
A3 > B3	X	X	X	X	X	X	1	0	0
A3 < B3	X	X	X	X	X	X	0	1	0
A3 = B3	A2 > B2	X	X	X	X	X	1	0	0
A3 = B3	A2 < B2	X	X	X	X	X	0	1	0
A3 = B3	A2 = B2	A1 > B1	X	X	X	X	1	0	0
A3 = B3	A2 = B2	A1 < B1	X	X	X	X	0	1	0
A3 = B3	A2 = B2	A1 = B1	A0 > B0	X	X	X	1	0	0
A3 = B3	A2 = B2	A1 = B1	A0 < B0	X	X	X	0	1	0
A3 = B3	A2 = B2	A1 = B1	A0 = B0	1	0	0	1	0	0
A3 = B3	A2 = B2	A1 = B1	A0 = B0	0	1	0	0	1	0
A3 = B3	A2 = B2	A1 = B1	A0 = B0	0	0	1	0	0	1
A3 = B3	A2 = B2	A1 = B1	A0 = B0	X	X	1	0	0	1
A3 = B3	A2 = B2	A1 = B1	A0 = B0	1	1	0	0	0	0
A3 = B3	A2 = B2	A1 = B1	A0 = B0	0	0	0	1	1	0

4.5 Sumadores – Full Adder

El bloque elemental de los sumadores es el sumador completo o "full adder", con tratamiento de acarreo de entrada (CIN) y salida (COUT). A continuación se muestra su esquema y su tabla de verdad.


Al full adder lo abreviaremos FA

El FA sólo suma dos bits más el acarreo de entrada



El circuito interno del sumador completo se muestra a continuación:

Para más detalles ver el ejercicio 1 de clase de este tema



Estos sumadores de dos palabras de n bits, formados por full-adders, se suelen denominar sumadores de rizo.


A partir del bloque elemental se pueden construir sumadores de más bits (n bits).

Solo necesitamos una cascada de n etapas de sumadores completos, si cada una de las cuales maneja un bit.

Por ejemplo, aquí mostramos un sumador de cuatro bits construido a partir de cuatro sumadores de un bit:

Ver febrero 2000- ej2

En este tipo de sumadores la velocidad de cálculo está limitada por el camino del acarreo. Si este se propaga en toda la cuenta, ralentiza la operación



4.6 Memorias ROM

matriz = memoria


fila = palabra

Nota: La longitud b de la palabra puede ser cualquiera, independientemente del número de filas

Podemos entender una memoria ROM (Read Only Memory) como una matriz de dimensión $2^n \times b$, es decir una matriz de 2^n filas y b columnas. A las filas de esta matriz las vamos a llamar palabras y diremos que cada palabra está compuesta de b bits. Por tanto tenemos que mirar siempre esta matriz por filas (nunca por columnas).

Para acceder a cada fila de la matriz tenemos una dirección que no es más que un número binario que identifica cada fila. Por tanto si nuestra matriz tiene 2^n filas necesitaremos un dirección de n bits. A su vez cada fila alberga una información de b bits (que son las columnas que tiene la matriz).

El esquema genérico de una memoria ROM de $2^n \times b$ es el siguiente:



Resumen

- En la memoria caben 2^n palabras de b bits, o sea, en total $2^n \times b$ bits.
- Consta de n entradas (llamadas Bus de direcciones) y b salidas (llamadas Bus de datos)
- Por cada combinación binaria de las entradas (2^n) existe un dato de longitud b bits

Recuerda que b es totalmente independiente de n

4.6.1 Memoria ROM de 4 x 5

En este caso nuestra memoria tiene $2^2 = 4$ palabras (es decir, una matriz con 4 filas), las direcciones para referirnos a cada palabra tendrán 2 bits. En concreto las direcciones de las cuatro palabras de la memoria serán 00, 01, 10, 11. Cada una de estas palabras tendrá una información de 5 bits.

4.6.2 Memoria ROM de 8 x 2

En este caso nuestra memoria tiene $2^3 = 8$ palabras (es decir, una matriz con 8 filas) las direcciones para referirnos a cada palabra tendrán 3 bits. En concreto las direcciones de las ocho palabras de la memoria serán 000, 001, 010, 011, 100, 101, 110, 111. Cada una de estas palabras tendrá una información de 2 bits.

4.6.3 Funcionamiento de las memorias.


El método de funcionamiento de una memoria es la siguiente: para elegir una fila de la memoria debo introducir por las entradas (bus de direcciones o *address inputs*) el código de esa fila. La memoria "va" a esa fila, extrae la información que hay en ella y la "saca" por las salidas (bus de datos o *data outputs*).

Y así sucesivamente...

ROM 4x5 → 5 bits por palabra (columnas)

4 palabras (filas de la tabla)



bits de dirección



Para implementar una función de (por ejemplo) 3 variables lo único que hay que hacer es usar una ROM 8x1, y poner en cada casilla los valores de la función (la tabla de verdad).

ROM 8x2

$2^3 \Rightarrow 3$ bits de dirección



4.6.4 Uso de las memorias ROM


Una Memoria ROM puede implementar cualquier función lógica combinacional.

Para ello basta con hacer lo siguiente:


- Las entradas de la función se conectan al bus de direcciones
- Las salidas de la función se conectan al bus de datos

Ejemplo de implementación de una función lógica en una ROM:

Sea el circuito combinacional siguiente,



Podemos implementarlo mediante una memoria ROM de 8 x 4 :



Inputs			Outputs			
A2	A1	A0	D3	D2	D1	D0
0	0	0	1	1	1	0
0	0	1	1	1	0	1
0	1	0	1	0	1	1
0	1	1	0	1	1	1
1	0	0	0	0	0	1
1	0	1	0	0	1	0
1	1	0	0	1	0	0
1	1	1	1	0	0	0

TEMA 5: CIRCUITOS SECUENCIALES

Recuerda lo explicado en el tema 4 sobre la diferencia entre circuitos combinacionales y secuenciales:

- Un **circuito lógico combinacional** es aquel cuyas salidas dependen solamente de sus entradas.
- Un **circuito lógico secuencial** es aquel cuyas salidas dependen no sólo de sus entradas actuales, sino también de la secuencia pasada de entradas, posiblemente retrasada en el tiempo de manera arbitraria.

Tan grande como parezca, 2^n siempre será finito, nunca infinito, de modo que los circuitos secuenciales en ocasiones se conocen como máquinas de estado finito.

5.1 Introducción

Los circuitos secuenciales se caracterizan por su capacidad para memorizar información; en consecuencia, los valores de las salidas, en un determinado momento, no dependen exclusivamente de los valores de las entradas en ese instante, sino que dependen también de los que tuvieron presentes con anterioridad.

Definiremos el estado actual de un circuito secuencial como una colección de "variables de estado" cuyos valores en cualquier tiempo contienen toda la información acerca del pasado necesario para explicar el comportamiento futuro del circuito.


Dicho de otra forma, vamos a llamar "variables de estado" a las variables que guardan toda la información sobre la historia del circuito y permiten predecir la salida actual en base a su contenido y al de las señales de entrada actuales.

- Las variables de estado se guardan en uno o más bits de información.
- Considerando como entradas las entradas del circuito y las variables de estado, el diseño de un circuito secuencial es igual al de uno combinacional.

En un circuito de lógica digital, las variables de estado son valores binarios, correspondientes a ciertas señales lógicas en el circuito, como veremos en secciones posteriores. Un circuito con n variables de estado binarias tiene 2^n estados posibles.

5.1.1 Señales de reloj

Los cambios de estado en la mayoría de los circuitos secuenciales se presentan en tiempos especificados por una señal de reloj de funcionamiento libre. En la siguiente figura presentamos los diagramas de temporización y nomenclatura para señales de reloj típicas.



Los sistemas digitales típicos, desde relojes digitales hasta supercomputadoras, utilizan un oscilador de cristal de cuarzo para generar una señal de reloj de funcionamiento libre.

Por convención, una señal de reloj es de estado activo alto si los cambios de estado se presentan en el flanco de subida del reloj o cuando el reloj está en ALTO, y de estado activo bajo en el caso complementario.


- El **periodo del reloj** es el tiempo entre transiciones sucesivas en la misma dirección.
- La **frecuencia del reloj** es el inverso del periodo.
- El primer flanco o pulso en un periodo de reloj (o en ocasiones el periodo mismo) se denomina una **marca** ("tic") de reloj.
- El **ciclo de trabajo** (*duty cycle*) es el porcentaje de tiempo que la señal de reloj se encuentra en su nivel asertivo.

En CEDG a los cerrojos les llamamos básculas.

5.2.2 Báscula R-S ($R \equiv \text{Reset}$, $S \equiv \text{Set}$)

Encontrarás también estas básculas con el nombre de "Báscula S-R" (set - reset, de establecimiento - restablecimiento)

Una báscula R-S tiene como símbolo lógico es cualquiera de los siguientes:



Un poco más adelante comprobaremos que esta definición de QN no es completamente exacta.

El circuito tiene dos entradas, S y R, y dos salidas, etiquetadas como Q y QN, donde normalmente QN es el complemento de Q. La señal QN se representa en ocasiones como \bar{Q} ó Q_L

Se trata de un biestable asíncrono (no está monitoreado por un reloj). Su tabla de transiciones entre dos estados es la siguiente:

variables de estado

R	S	Q_t	\bar{Q}_t	Q_{t+1}
0	0	0	1	0
0	0	1	0	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	-

Q_t representa la salida Q en un determinado instante t.

\bar{Q}_t representa la salida \bar{Q} en un determinado instante t.

Q_{t+1} representa la salida Q en el siguiente instante, t+1.

Recuerda que cuando decimos "elemento biestable" nos referimos al biestable básico, sin entradas, presentado en el comienzo de este punto 5.2

Con esta observación queda patente que en un caso determinado, \bar{Q} no es el complemento de Q, en la salida de una báscula R-S.

La metaestabilidad no es objeto de esta asignatura.

con $R=0$ y $S=0$, lo que esté en Q_t , se conserva para Q_{t+1}
 con $R=0$ y $S=1$, independientemente de Q_t , ponemos en $Q_{t+1}=1$
 con $R=1$ y $S=0$, independ. de Q_t ponemos un $Q_{t+1}=0$
 estado metaestable: las salidas oscilan hasta q aleatoriamente se estabiliza en 0 o 1.

Como se puede observar en la tabla si tanto S como R son 0, el circuito se comporta como el elemento biestable: tendremos un ciclo de retroalimentación que retiene uno o dos estados lógicos, $Q = 0$ ó $Q = 1$. Pero tanto S como R pueden ser asertivas (ponerse a 1) para forzar al ciclo de retroalimentación a un estado deseado:

- S establece la salida Q a 1.
- R restablece o limpia la salida Q a 0.

Después de que la entrada S ó R es negada de nuevo, la báscula permanece en el estado al cual fue forzado.

Toda esta información queda resumida en la tabla de transición siguiente, más concisa:

R	S	Q_{t+1}
0	0	Q_t
0	1	1
1	0	0
1	1	-

Inestabilidades:

Cuando ambas entradas, S y R, están a 1, ambas salidas son forzadas a cero. Una vez que negamos cualquiera de las entradas, las salidas regresan a la operación complementaria como es habitual.

Sin embargo, si negamos ambas entradas de manera simultánea, la báscula se encamina a un estado siguiente impredecible y de hecho puede oscilar o entrar a un estado conocido como metaestable.

La metaestabilidad también puede presentarse se un pulso 1 que sea demasiado breve se aplica a S ó R.

Para este circuito valen todas las explicaciones de la página anterior, dado que esta es justo su implementación

La b scula resultante de esta implementaci n suele recibir el nombre de B scula $\bar{R} - \bar{S}$

Observa que las puertas OR con las entradas negadas son, en realidad, puertas NAND:


$$\bar{X} + \bar{Y} = \overline{X \cdot Y}$$

Las entradas de nivel bajo se indican claramente en el s mbolo l gico de este circuito.


C permite o impide que las entradas R y S lleguen a la b scula

Esto es, el estado siguiente es impredecible y la salida puede llegar a ser metaestable

5.2.2.1 Implementaci n de una b scula R-S con puertas NOR




5.2.2.2 Implementaci n de una b scula R-S con puertas NAND



El resultado de esta implementaci n es una b scula con entradas de establecimiento y restablecimiento a nivel bajo.

A continuaci n tenemos su s mbolo y su tabla de verdad:




S_L	R_L	Q	Q_N
0	0	1	1
0	1	1	0
1	0	0	1
1	1	last Q	last Q_N

El funcionamiento de esta b scula $\bar{R} - \bar{S}$ es semejante al de la $R - S$, con dos diferencias principales:

- \bar{R} y \bar{S} son de nivel activo bajo, de modo que el cerrojo recuerda su estado anterior cuando $\bar{R} = \bar{S} = 1$.
- Cuando tanto \bar{R} como \bar{S} son afirmadas de manera simult nea, ambas salidas de la b scula se van a 1, no a 0 como en la b scula $R - S$.

5.2.2.3 B scula R-S con "enable"



Este circuito se comporta como una b scula $R - S$ cuando $C = 1$, y retiene su estado anterior cuando $C = 0$.

Nota:

Si tanto S como R son 1 cuando C cambia de 1 a 0, el circuito se comporta como una b scula $R - S$ en la cual S y R son negadas simult neamente.

S	R	C	Q	Q_N
0	0	1	last Q	last Q_N
0	1	1	0	1
1	0	1	1	0
1	1	1	1	1
x	x	0	last Q	last Q_N

Los cerrojos tipo D son útiles en aplicaciones de control, donde con frecuencia pensamos en términos de establecer una marca en respuesta a alguna condición y restablecerla cuando cambian las condiciones.

Con frecuencia necesitamos cerrojos simplemente para almacenar bits de información: cada bit es presentado en una línea de señal, y nos gustaría almacenarlo en alguna parte.

Un cerrojo D puede emplearse en una aplicación de esta naturaleza.

El circuito se denomina con frecuencia un "cerrojo transparente" por esta razón.



El primer cerrojo de la figura se conoce con el nombre de maestro; se abre y sigue la entrada cuando CLK es 0. Cuando CLK sube a 1, el cerrojo maestro se cierra y su salida se transfiere al segundo cerrojo, conocido como esclavo. Éste se encuentra abierto todo el tiempo que CLK es 1, pero solamente cambia al principio de este intervalo, porque el maestro está cerrado y sin modificaciones durante el resto del intervalo.

El triángulo en la entrada CLK de los flip-flops D (en su símbolo lógico) indica un comportamiento de disparo por flanco, y se denomina indicador de entrada dinámica.

5.2.3 Latch D

La figura muestra un cerrojo D. Su diagrama lógico se reconoce como el de una bástula R-S con habilitación (enable), con un inversor agregado para generar entradas S y R a partir de la entrada simple D (de datos).

Esto elimina la situación problemática en los cerrojos R-S, donde R y S pueden afirmarse de manera simultánea.



*entrada de habilitación (enable)
A 0 mantiene lo que haya en Q.
A 1 pone lo que haya en D en Q.*

La entrada de control de un cerrojo D, etiquetada C, se llama en ocasiones ENABLE, CLK, ó G.



La tabla de verdad de un latch D es la siguiente:

C	D	Q	QN
1	0	0	1
1	1	1	0
0	x	last Q	last QN

- Cuando C es afirmada, la salida Q sigue la entrada D. En esta situación se dice que el cerrojo está abierto y la trayectoria desde la entrada D a la salida Q es transparente.
- Cuando la entrada C es negada, el cerrojo se cierra y la salida Q retiene su último valor y ya no cambia en respuesta a D, mientras que C permanezca negada.

5.2.4 Flip-flop D disparado por flanco

Un flip-flop D disparado por flanco positivo combina un par de cerrojos D como se ilustra en la siguiente figura:



Así tenemos un circuito que muestrea su entrada D y cambia sus salidas Q y QN sólo para el flanco ascendente de la señal CLK de control.

Su tabla de verdad es la siguiente:

D	CLK	Q	QN
0		0	1
1		1	0
x	0	last Q	last QN
x	1	last Q	last QN

D	CLK	Q	QN
x		last Q	last QN
x		last Q	last QN

Podemos entender mejor el comportamiento de este biestable con la tabla de transiciones del circuito:

variables de estado

Tabla de verdad del latch D (modo D)

C	D	Q_i	Q_{i+1}
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

La ecuación característica de un biestable D es:

$$Q_{i+1} = D$$

igual a menos


A las cuatro primeras filas se les llama modo retención y las cuatro últimas modo transparente

Observaciones:

- Un flip-flop D disparado por flanco negativo simplemente invierte la entrada de reloj, de modo que toda la acción se desarrolla sobre el flanco descendente de una entrada CLK_L.
- Algunos flip-flops D tienen entradas asíncronas que se pueden utilizar para llevar al flip-flop a un estado particular, independientemente de las entradas CLK y D. Estas entradas, generalmente se identifican como PR (preset, preestablecimiento) y CLR (clear, borrado), se comportan como las entradas de establecimiento y restablecimiento de una báscula R-S.

5.2.5 Flip-flop J-K *modificado a nivel alto*

Se trata de un biestable síncrono, con la siguiente configuración:



El problema de qué hacer cuando en una báscula R-S, las entradas R y S se afirman de manera simultánea, se resuelve en un flip-flop J-K.

Observa que este circuito utiliza un flip-flop D disparado por flanco.

Su tabla de verdad es:

J	K	CLK	Q	QN
x	x	0	last Q	last QN
x	x	1	last Q	last QN
0	0		last Q	last QN
0	1		0	1
1	0		1	0
1	1		last QN	last Q

Por supuesto, recuerda que la báscula RS es un circuito asíncrono.

- Las entradas J y K son análogas a S y R (de la báscula R-S).
- La novedad es que en este circuito, si J y K se afirman de manera simultánea, el flip-flop se irá al valor opuesto de su estado actual.

es la misma que la K-S sólo que sustituyendo el problema $K=3=1$

$$J=K=1 \Rightarrow Q_{t+1} = \bar{Q}_t$$

Así, su tabla de transiciones es la siguiente:

J	K	Q_t	Q_{t+1}
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

La ecuación característica de un biestable J-K es:

$$Q_{t+1} = J\bar{Q}_t + \bar{K}Q_t$$

Esta información se puede expresar de manera más concisa en la siguiente tabla:

J	K	Q_{t+1}
0	0	Q_t
0	1	0
1	0	1
1	1	\bar{Q}_t

De la anterior tabla de transiciones se puede extraer la siguiente tabla que es de gran utilidad para los ejercicios de autómatas:

Q_t	Q_{t+1}	J	K
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

La aplicación más común de los flip-flops J-K se encuentra en las máquinas de estado síncronas temporizadas

En esta tabla se interpreta que:


$$x = 0 \text{ ó } 1$$

El circuito que aquí presentamos es en realidad un flip-flop T con habilitación (ENABLE).


Este circuito es muy importante para realizar contadores.

5.2.6 Flip-flop T *(circuito real)*

Se trata de un biestable J-K al que se han cortocircuitado las entradas:



Construido con un flip-flop D, el circuito queda:



En el ejercicio 1 de clase veremos otra modalidad de biestable T, muy parecida a esta.

T viene de "toggle", conmutación

Un flip-flop T cambia de estado con cada pulso de T, siempre y cuando la entrada de habilitación EN esté activa. Dicho de otra forma, se puede entender un biestable T como un circuito con la siguiente tabla de transición:

T	Q_t	Q_{t+1}
0	0	0
0	1	1
1	0	1
1	1	0

T	Q_{t+1}
0	Q_t
1	\bar{Q}_t

La ecuación característica de un biestable T es:


$$Q_{t+1} = T \oplus Q_t$$

La tabla de la derecha muestra la misma información pero de forma más concisa.

** RESUMEN DE BIESTABLES

• Cerreo (latch): dispositivo secuencial que no necesita una señal de reloj (CLK)


→ bascula R-S



R	S	Q _{t+1}
0	0	Q _t
0	1	1
1	0	0
1	1	-

→ R=S=0 se conserva Q_t
 → R=0; S=1 (activo); ponemos un 1 en Q_{t+1}
 → R=1 (activo); S=0; resetearmos y ponemos 0 en Q_{t+1}
 → estado metaestable: resultado aleatorio

→ latch (cerreo) D




C	D	Q _{t+1}
1	0	0
1	1	1
0	X	Q _t

C = activa de enable ⇒ C=1 y D=0 ⇒ ponemos un 0. C=1, D=1 ⇒ ponemos un 1.
 C=0 (enable desactiv) ⇒ conserva Q_t

• Biestable (flip flop): dispositivo secuencial que necesita una señal de reloj (CLK)

→ flip-flop D disparado por flanco




sólo hay cambio con el flanco de subida de CLK

D	CLK	Q _{t+1}
0	↑	0
1	↑	1
X	0, ↓, ∇	Q _t

↗ en el flanco de subida se pone a la salida lo q haya a la entrada (D)

→ flip-flop J-K




como el R-S solo que activado por ↑ ⇒ J = S; K = R

J	K	CLK	Q _{t+1}
X	X	0, ↓, ∇	Q _t
0	0	↑	Q _t
0	1	↑	0
1	0	↑	1
1	1	↑	Q _t


⇒ CLK=0, ↓, ∇ conserva,
 ↑: J=K=0 conserva
 J=0, K=1 → pone 0
 J=1, K=0 → pone 1
 J=1, K=1 → niega

→ flip-flop T:



ENET	CLK	Q _{t+1}
0	↑	Q _t
1	↑	Q _t ^{bar}

→ si el enable ET=0 ⇒ conserva (no permite el cambio)
 si el ENET=1 ⇒ cambia Q_{t+1} = Q_t^{bar}



5.3 Temporización de circuitos lógicos

En ocasiones puede suceder que aunque un circuito está bien diseñado a nivel lógico después no funciona como se espera en la práctica. Esto normalmente es debido al **retardo** de cada uno de los componentes del circuito.

Se trata de estudiar en este apartado el **período mínimo** o, lo que es lo mismo, la **frecuencia máxima**, que puede tener la señal de reloj para que un circuito funcione correctamente teniendo en cuenta los retardos de los componentes implicados.

5.3.1 Parámetros característicos de las puertas lógicas

Las puertas son dispositivos **asíncronos**. Esto significa que la salida cambia en el momento que cambia alguna de sus entradas (si suponemos que su tiempo de propagación es nulo), sin esperar a ninguna señal de reloj.

- **Tiempo de propagación (t_d)** → Tiempo que tarda una puerta en cambiar su salida desde que cambia alguna de sus entradas. El tiempo de propagación es un parámetro dado por el fabricante.

5.3.2 Parámetros característicos de los biestables

Los biestables son dispositivos **síncronos**. Esto significa que su salida solo cambia cuando se produce un flanco activo de reloj (si suponemos que su tiempo de propagación es nulo).

- **Tiempo de propagación (t_{prop})** → Tiempo que tarda un biestable en cambiar la salida desde que recoge las entradas en el flanco activo del reloj.
- **Tiempo de establecimiento (*set up time*, t_{setup})** → Tiempo antes del instante de flanco activo en el cual las entradas del biestable no deben cambiar. *→ tiempo antes en que las señales han de estar preparadas antes del flanco activo del*
- **Tiempo de hold (*hold time*, t_{hold})** → Tiempo después del flanco activo en el cual las entradas del biestable no deben cambiar. *→ tiempo después en que las señales han de estar preparadas antes del flanco activo del biestable. tarda un poco en leer las entradas. Desde que empieza a leer la entrada hasta que termina de leerla.*


Observación:

- El tiempo de propagación, el tiempo de setup y el tiempo de hold son parámetros dados por el fabricante. Es decir, en los ejercicios son dato.

5.3.3 Parámetros característicos del reloj

- **Periodo del reloj (T)** → Tiempo entre transiciones sucesivas en la misma dirección. Esto es, el tiempo que transcurre entre un flanco de subida y el siguiente flanco de subida, por ejemplo.
- **Frecuencia de reloj (f)** → Inversa del Periodo.
- **Ciclo de trabajo** → es el porcentaje de tiempo que la señal de reloj se encuentra en su nivel ALTO.

Lo usual es que el ciclo de trabajo sea del 50% lo que significa que el reloj tiene los dos semiciclos alto y bajo de igual duración. En este caso también se dice que el reloj es simétrico.



Todos estos parámetros del reloj quedan completamente ilustrados en la figura de la página 5.1

Habitualmente se mide en Mhz

En porcentaje, %

Estos son dos cálculos típicos en ejercicios de examen.

Los puntos 5.3.4.1 y 5.3.4.2 explican cómo debemos actuar con ante circuitos con un único biestable (además de puertas lógicas).

Observa que no interviene el tiempo de hold.

5.3.4 Cálculos de temporización

5.3.4.1 Periodo mínimo (ó frecuencia máxima) del reloj del circuito.

Para hallar este valor, calcularemos cuánto tarda en “volver” (por el camino más largo)!! una señal, desde la salida de un biestable hasta una de sus entradas. Este camino incluye:

- Tiempo de propagación del biestable, t_{FF} .
- Tiempos de propagación t_d de todas las puertas que se encuentre a su paso.
- Tiempo de setup del biestable, t_{setup} , necesario para que el biestable “se prepare” para su actuación en el siguiente flanco activo del reloj.

5.3.4.2 Máximo tiempo de hold de un biestable.

Para calcular el máximo tiempo de hold de un biestable, calcularemos cuánto tarda en “volver” (por el camino más corto) una señal, desde la salida del biestable hasta una de sus entradas.

Este será el tiempo real que van a tardar en cambiar sus entradas después del flanco activo, y por lo tanto este es el **tiempo máximo que debe necesitar de hold el biestable**. Si necesitase más, nuestro circuito no funcionaría con la topología actual.

Este camino incluye:

- Tiempo de propagación del biestable, t_{FF} .
- Tiempos de propagación t_d de todas las puertas que se encuentre a su paso.

Observa que no interviene el tiempo de setup.

Observaciones para circuitos con más de un biestable:


- Para circuitos con más de un biestable, los caminos que buscaremos serán desde la salida de cualquier biestable, hasta la entrada de cualquier biestable. Por supuesto, podemos llegar al mismo biestable del que partimos.
- Lo importante es que exploremos TODOS los caminos posibles y elijamos:
 - El más largo para los cálculos de frecuencia máxima.
 - El más corto para los cálculos del máximo tiempo de hold.

5.4 Contadores


Los contadores son circuitos secuenciales síncronos implementados internamente mediante biestables. Si bien su función varía según su topología, se puede decir en general que estos circuitos realizan una cuenta binaria, que podremos programar para forzar su inicio, su final, y su sentido de cuenta.

5.4.1 Implementación mediante flip-flops T

*no hace falta
saberlo*



5.4.2 Implementación mediante flip-flops D



5.4.3 Contadores comerciales

En el caso de los contadores comerciales (como cualquier integrado comercial) el fabricante siempre proporciona una hoja de especificaciones donde aparece un esquema del patillaje y un cronograma (*Timing Diagram*). Este cronograma proporciona normalmente toda la información necesaria para conocer el funcionamiento del contador.


5.4.3.1 Contador 74LS169

A modo de ejemplo, vamos a estudiar con detalle un modelo determinado, el 74LS169, cuyo esquema y cronograma mostramos a continuación.

El resto de contadores comerciales tienen funcionamientos similares


A la izquierda mostramos el patillaje del integrado, tal y como se comercializa. A la derecha, su símbolo lógico.

Observa que en el símbolo lógico se dibujan las entradas a la izquierda y las salidas a la derecha



Timing Diagram

LS169A Binary Counters
Typical Load, Count, and Inhibit Sequences



Las líneas a trozos de las entradas A B C D significan que pueden tomar el valor "0" ó "1" indistintamente.

Descripción del patillaje del 74LS169

Entradas A B C D

D' = decimal
B' = binario

En estas entradas podemos poner el número que nosotros queramos en binario desde el D'0=B0000 hasta el D'15=B'1111. siempre teniendo en cuenta que A es el bit menos significativo y D es el más significativo.

Este número sólo pasa a las salidas Q_A Q_B Q_C Q_D cuando se activa el LOAD.

Entrada CLK

Es la entrada del reloj. El contador sólo "funciona", es decir, solo lee las entradas y saca las salidas, cuando se produce el flanco activo del reloj (que en nuestro caso, es el de subida). El resto del tiempo el contador no hace nada.

Entrada LOAD

La bolita que hay en esta entrada señala que es activa a nivel bajo. Esto quiere decir que el LOAD solo se activa cuando ponemos un "0" en esta entrada.

Cuando el LOAD se activa el valor de las entradas A B C D es transferido a las salidas Q_A Q_B Q_C Q_D de forma inmediata y con independencia de lo que hubiese en las salidas anteriormente.

Mientras LOAD permanezca a "1" las entradas A B C D no se utilizan para nada.

Entrada U/D (Up / Down)

Indica al contador si tiene que contar hacia arriba o hacia abajo. Si ponemos un "1" en esta entrada entonces el contador, en cada flanco activo del reloj, aumentará en una unidad el valor anterior de las salidas. Sin embargo si ponemos un "0" el contador disminuirá en una unidad el valor anterior de las salidas.

Entradas ENT y ENP

Estas son las entradas de ENABLE y las activaremos o desactivaremos siempre conjuntamente (es decir, las dos a "1" o las dos a "0").

La bolita significa que son activas a nivel bajo.

Mientras ambas valen "0" el contador funciona correctamente pero si las dos valen "1" entonces el contador se inhibe (*inhibit*) y la salida ya no cambia más (se queda fija) en los sucesivos flancos del reloj; esto equivale a "apagar" el contador.

Salidas Q_A Q_B Q_C Q_D

En estas salidas veremos aparecer, en cada flanco del reloj, un número entre el D'0=B0000 hasta el D'15=B'1111.

Si el contador está inhibido (ENT=ENP="1") aparecerá siempre el mismo número y si no lo está ese número irá cambiando siguiendo la secuencia que hayamos programado.

La salida de un contador puede servir, por ejemplo, para iluminar un display de siete segmentos como el de un reloj digital.

Salida RCO (Ripple Carry Output)

Esta salida avisa de cuándo el contador ha llegado al tope. En nuestro caso avisa si el contador llega a D'15=B'1111 si está subiendo o avisa si el contador llega a D'0=B'0000 si el contador está bajando.

La bolita significa que es activo a nivel bajo.

Por ser activo a nivel bajo, saldrá un "1" mientras la cuenta no haya llegado al tope y sale un "0" si llega al tope (es decir, 15 si está subiendo o 0 si está bajando).


Estos circuitos también reciben el nombre de "Registros de corrimiento".

5.5 Registros de desplazamiento

Un registro de desplazamiento es un registro de n bits con una disposición para recorrer sus datos almacenados por una posición de bit en cada tic del reloj. Al igual que los contadores los registros son circuitos secuenciales síncronos implementados internamente mediante biestables.

5.5.1 Registros de desplazamiento de entrada serie y salida serie

La figura siguiente ilustra la figura de un registro de estas características:




Un registro de desplazamiento de n bits de entrada serie y salida serie puede emplearse para retardar una señal en n tics del reloj.

- La entrada serie SERIN especifica un nuevo bit que será desplazado en un extremo para cada tic del reloj.
- Este bit aparece en la salida serie, SEROUT, después de n tics del reloj, y se pierde un tic más tarde.

5.5.2 Registros de desplazamiento de entrada serie y salida paralelo

La figura siguiente ilustra la figura de un registro de estas características:




Un registro así puede utilizarse para efectuar la conversión serie a paralelo, muy utilizada en electrónica digital.

Como se puede observar, tiene salidas para todos sus bits almacenados, haciéndolos quedar disponibles para otros circuitos.

5.5.3 Registros de desplazamiento de entrada paralelo y salida serie

Este circuito funciona a la inversa que el anterior, como se puede observar en la figura siguiente:




Un registro así puede utilizarse para efectuar la conversión paralelo a serie.

Para cada tic del reloj el registro carga nuevos datos de las entradas 1D - ND, ó recorre su contenido actual, dependiendo del valor de la entrada de control LOAD/SHIFT.


5.5.4 Registros de desplazamiento de entrada paralelo y salida paralelo

Al proporcionar salidas para todos los bits almacenados en un registro de desplazamiento de entrada en paralelo, obtenemos el registro de desplazamiento de entrada paralelo y salida paralelo de la siguiente figura:



5.5.5 Registros comerciales

La siguiente figura muestra los símbolos lógicos para tres populares registros de desplazamiento de 8 bits integrados:



5.5.5.1 Registro 74x164

Los integrados '164 y '166 son registros de desplazamiento unidireccionales, dado que efectúan el desplazamiento en una sola dirección.


Es un dispositivo de entrada serie y salida paralelo con una entrada de borrado asíncrona (CLR L). Tiene dos entradas serie que se operan con AND de manera interna, es decir, tanto SERA como SERB deben ser 1 para ser recorridos en el primer bit del registro.

5.5.5.2 Registro 74x166

Es un registro de desplazamiento de entrada paralelo y salida serie, también con entrada asíncrona de borrado. El dispositivo efectúa el desplazamiento cuando SH/LD es 1 y de otro modo carga nuevos datos.

Los diseñadores del '166 lo destinaron para que CLK sea colocada a un reloj de sistema de carrera libre y para que CLKINH sea asertiva para inhibir CLK.

El '166 tiene un arreglo de temporización poco habitual llamado "reloj de compuerta": tiene dos entradas de reloj conectadas a los flip-flops internos como se muestra en la figura de la derecha:



5.5.5.3 Registro 74x194


A modo de ejemplo, nosotros vamos a estudiar con más detalle un modelo determinado, el 74LS194. Se trata de un registro de desplazamiento bidireccional de entrada en paralelo y salida en paralelo de 4 bits.

A continuación, mostramos su function table y cronograma:

Function Table

Clear	Mode		Clock	Inputs				Outputs				
	S1	S0		Serial		Parallel		QA	QB	QC	QD	
				Left	Right	A	B					C
L	X	X	X	X	X	X	X	L	L	L	L	
H	X	X	L	X	X	X	X	QA0	QB0	QC0	QD0	
H	H	H	↑	X	X	a	b	a	b	c	d	
H	L	H	↑	X	H	X	X	H	QAn	QBn	QCn	
H	L	L	↑	X	L	X	X	L	QAn	QBn	QCn	
H	H	L	↑	H	X	X	X	X	QAn	QBn	QDn	
H	H	L	↑	L	X	X	X	X	QBn	QCn	QDn	
H	L	L	X	X	X	X	X	X	QA0	QB0	QC0	QD0

El '194 es un registro de desplazamiento bidireccional porque su contenido puede ser desplazado en cualquiera de dos direcciones, dependiendo de una entrada de control.



Descripción del patillaje del 74LS194

Entradas A B C D

En estas entradas podemos poner el número que nosotros queramos en binario desde el $D'0=B0000$ hasta el $D'15=B'1111$. Este número solo pasa a las salidas Q_A Q_B Q_C Q_D cuando se activa $S1="1"$, $S0="1"$.

Entrada CLK

Es la entrada del reloj. El registro solo "funciona", cuando se produce el flanco activo del reloj (que en nuestro caso, es el de subida). El resto del tiempo el registro no hace nada.

Entrada CLEAR

Si ponemos esta patilla a "1" no hace nada y si la ponemos a "0" ponemos todas las salidas a cero. Esta entrada es asíncrona, esto quiere decir que las salidas se ponen a "0" en el mismo instante en que ponemos un "0" en la entrada CLEAR sin necesidad de esperar al flanco activo.

Entradas S0 S1

Vemos las cuatro combinaciones posibles:

- $S1 = "1"$ $S0 = "1"$

Cuando llega el flanco activo el valor de las entradas A B C D es transferido a las salidas Q_A Q_B Q_C Q_D con independencia de lo que hubiese en las salidas anteriormente.

- $S1 = "0"$ $S0 = "0"$

En este caso el registro se inhibe (*inhibit*) y las salidas ya no cambian más (se quedan fijas) en los sucesivos flancos del reloj; esto equivale a "apagar" el registro.

D' = decimal
B' = binario

Se comporta como el
LOAD de un contador

Se comporta como el
ENABLE de un contador

En la Funcion Table al valor anterior de las salidas los llaman Q_{An} , Q_{Bn} , Q_{Cn} , Q_{Dn}

Es análogo al caso anterior pero en el otro sentido

- $S1 = "1"$ $S0 = "0"$

Cada vez que llega el flanco activo pone el valor de Serial_Left en la salida Q_D , traslada el anterior valor de Q_D a la salida Q_C , el anterior valor de Q_C a Q_B y el anterior valor de Q_B a Q_A . Es decir, *desplaza* las salidas hacia la izquierda (o hacia arriba, según se mire). Importante: El valor anterior de Q_A se pierde.

- $S1 = "0"$ $S0 = "1"$

Cada vez que llega el flanco activo pone el valor de Serial_Right en la salida Q_A , traslada el anterior valor de Q_A a la salida Q_B , el anterior valor de Q_B a Q_C y el anterior valor de Q_C a Q_D . Es decir, *desplaza* las salidas hacia la derecha (o hacia abajo, según se mire). Importante: El valor anterior de Q_D se pierde.

Entrada Serial Left

En esta entrada podemos poner el valor que nosotros queramos (0 ó 1) que solo se utilizará en el caso en que tengamos $S1="1"$, $S0="0"$ (desplazamiento hacia la derecha). En ese caso el valor de Serial_Left será transferido a Q_D .

Entrada Serial Right

En esta entrada podemos poner el valor que nosotros queramos (0 ó 1) que solo se utilizará en el caso en que tengamos $S1="0"$, $S0="1"$ (desplazamiento hacia la izquierda), en ese caso el valor de Serial_Right será transferido a Q_A .

Salidas Q_A , Q_B , Q_C , Q_D

En estas salidas veremos aparecer, en cada flanco del reloj, un valor entre el $D'0=B0000$ hasta el $D'15=B'1111$.

TEMA 6: TEORÍA DE AUTÓMATAS

Así pues, desde ahora usaremos el término de máquina de estado o autómatas indistintamente.

En este tema vamos a estudiar el funcionamiento de autómatas, que son **máquinas de estado síncronas temporizadas**.

- “**Máquina de estado**” es un nombre genérico dado a estos circuitos secuenciales.
- “**Temporizada**” hace referencia al hecho de que sus elementos de almacenamiento (flip-flops) emplean una entrada de reloj.
- “**Síncrona**” significa que todos los flip-flops utilizan la misma señal de reloj. Como ya hemos estudiado, una máquina de estado de esta naturaleza cambia de estado solamente cuando se presenta un flanco de disparo o “pulso” en la señal de reloj.

Formalmente, se puede decir que un autómatas es una quintupla formada por:


- Un conjunto E finito de entradas
- Un conjunto S finito de salidas
- Un conjunto Q de estados
- Una función de transición (también llamada “de estado siguiente):
 $f: E \times Q \rightarrow Q$
- Una función de salida: $f: E \times Q \rightarrow S$

Si el conjunto de estados Q es finito entonces decimos que es un **autómatas finito**. Nosotros estudiaremos solamente autómatas finitos.

A lo largo de los siguientes apuntes nos referiremos continuamente a dos de estas máquinas, que aprenderemos a analizar y diseñar: la máquina de Mealy y la de Moore.


Máquina de Mealy

En la máquina de Mealy la salida depende del estado en que se encuentra la máquina y de las entradas, por tanto la salida no es síncrona con el reloj.



Máquina de Moore

En la máquina de Moore la salida depende exclusivamente del estado en que se encuentra la máquina.



6.1 Análisis de autómatas

6.1.1 Estructura de una máquina de estado

En las figuras de la página anterior ilustramos la estructura general de una máquina de estado síncrona temporizada. La memoria de estado es un conjunto de n flip-flops que almacenan el estado actual de la máquina, y tiene 2^n estados distintos. Los flip-flops se encuentran todos conectados a una señal de reloj común que ocasiona que cambien de estado en cada pulso del reloj.

En la máquina de Mealy:

- El estado siguiente está determinado por la *lógica de estado siguiente* F , como una función de la entrada y estado actuales.
- La *lógica de salida* G determina la salida como una función de la entrada y el estado actuales.

Tanto F como G son estrictamente circuitos lógicos combinacionales.

Máquina de Mealy

$$\begin{aligned} \text{Estado siguiente} &= F(\text{estado actual, entrada}) \\ \text{Salida} &= G(\text{estado actual, entrada}) \end{aligned}$$

En la máquina de Moore:

- El estado siguiente está determinado por la *lógica de estado siguiente* F , como una función de la entrada y estado actuales.
- La *lógica de salida* G determina la salida como una función de la sólo del estado actual.

Máquina de Moore

$$\begin{aligned} \text{Estado siguiente} &= F(\text{estado actual, entrada}) \\ \text{Salida} &= G(\text{estado actual}) \end{aligned}$$

Obviamente, la única diferencia entre los dos modelos de máquina de estado se encuentran en cómo son generadas las salidas. En la práctica, muchas máquinas de estado deber ser categorizadas como máquinas de Mealy, porque tienen una ó más *salidas del tipo Mealy* que dependen de la entrada así como también del estado. Sin embargo, muchas de estas máquinas también tienen una ó más *salidas de tipo Moore* que dependen solamente del estado.

Observación

Las máquinas de estado suelen emplear flip-flops D disparados por flanco positivo para su memoria de estado, aunque también es posible hacer uso de flip-flops D disparados por flanco negativo, cerrojos D ó flip-flops J-K.

6.1.2 Ecuaciones características

Como ya vimos en el tema 5, el comportamiento funcional de un cerrojo o flip-flop puede describirse formalmente mediante una ecuación característica que especifica el siguiente estado del flip-flop como una función de su estado y entradas actuales

Las ecuaciones características de los flip-flops del tema 5 se enumeran a continuación:

Tipo de dispositivo	Ecuación característica
Latch D	$Q_{t+1} = D$
Flip-flop D disparado por flanco	$Q_{t+1} = D$
Báscula R-S	$Q_{t+1} = S + \bar{R} \cdot Q_t$
Flip-flop J-K	$Q_{t+1} = J\bar{Q}_t + \bar{K} \cdot Q_t$
Flip-flop T con habilitación (teoría)	$Q_{t+1} = T \cdot \bar{Q}_t + \bar{T} \cdot Q_t$
Flip-flop T (problemas)	$Q_{t+1} = \bar{Q}_t$

6.1.3 Análisis de máquinas de estado con flip-flops D

El objetivo del análisis de circuito secuencial es determinar las funciones de salida y estado siguiente de modo que pueda predecirse el comportamiento de un circuito.

El análisis de una máquina de estado síncrona temporizada tiene siete pasos básicos:

1. Determinar las **ecuaciones de excitación** para las entradas de control del flip-flop, que son ecuaciones lógicas que expresan las señales de excitación como funciones del estado y entrada actuales. Estas ecuaciones pueden obtenerse del diagrama del circuito.
2. Sustituir las ecuaciones de excitación en las ecuaciones características del flip-flop para obtener las **ecuaciones de transición**. Estas ecuaciones expresan el valor siguiente de las variables de estado como una función del estado y entrada actuales.
3. Hacer uso de las ecuaciones de transición para construir una **tabla de transición**. Para ello, evaluamos dichas ecuaciones para cada posible combinación de estado/entrada. Tradicionalmente, una tabla de transición enumera los estados en la izquierda y las combinaciones de entrada en la parte superior de la tabla.
4. Determinar las **ecuaciones de salida**.
5. Agregar los valores de salida a la tabla de transición para cada combinación de estado (Moore) o de estado/entrada (Mealy) y crear una **tabla de transición/salida**.
6. Nombrar los estados y sustituir nombres de estado por combinaciones de variables de estado en la tabla de transición/salida para obtener una **tabla de estado/salida**.
7. Dibujar un **diagrama de estado** correspondiente a la tabla de estado/salida.

Un diagrama de estado presenta la información de la tabla de estado/salida en formato gráfico.

- Tiene un círculo (ó nodo) por cada estado, y una flecha (ó arco dirigido) para cada transición.
- La letra dentro de cada círculo es un nombre de estado. Cada flecha que abandona un estado dado apunta al siguiente estado para una combinación de entrada dada.
- También muestra el valor de salida producido en el estado dado para esa combinación de entrada (si la máquina es de Mealy) ó puede mostrar los valores de salida dentro de cada círculo de estado (si la máquina es de Moore, puesto que son funciones de estado solamente).

Observación

En una máquina con n entradas, tendríamos 2^n flechas dejando cada estado. Esto es complicado si n es grande. Por convención, solamente usaremos una flecha para cada distinto estado siguiente.

Para biestables D, recordemos que en el flanco ascendente de la señal de reloj, cada flip-flop D muestrea su entrada D y transfiere este valor a su salida Q. Por lo tanto, para determinar el siguiente valor de Q (es decir, Q_{t+1}), primero deberemos determinar el valor actual de D.

Este apartado séptimo es opcional.

6.1.4 Análisis de máquinas de estado con flip-flops J-K

Las máquinas de estado síncronas temporizadas que se construyen a partir de flip-flops J-K también se pueden analizar aplicando el procedimiento básico que se indicó en el capítulo anterior. La única diferencia es que existen dos ecuaciones de excitación para cada flip-flop: una para J y otra para K.

Para obtener las ecuaciones de transición, ambas deben sustituirse en la ecuación característica del biestable J-K, descrita en la tabla de la página anterior.

6.2 Diseño de autómatas

Los pasos de diseño de circuitos secuenciales, comenzando a partir de una especificación o descripción en palabras, son justamente el inverso de los pasos de análisis que describimos en el capítulo 6.1:

1. Pasar las especificaciones verbales a un **diagrama de estados**.
2. **Asignar códigos** a los estados.
3. **Construir la tabla de transiciones** entre estados.
 - Si la máquina es Mealy hace falta además incluir las salidas asociadas a cada transición.
 - Si la máquina es de Moore se puede hacer una tabla auxiliar con las salidas asociadas a cada estado en vez de incluirlas en la tabla de transiciones.
4. **Seleccionar los elementos de memoria** (biestables J-K, D, ...). Esto lo dicen en el examen.
5. **Obtener las tablas de excitación** que muestren los valores de excitación requeridos para obtener el siguiente estado deseado para cada combinación de estado/entrada.
6. **Simplificar las ecuaciones de excitación**, a partir de la tabla de excitación.
7. **Implementar el circuito**.

Algunos textos recomiendan que el primer paso sea la construcción de la tabla estado/salida


Sólo asimilaremos bien estos pasos cuando los abordemos directamente en ejercicios.

TEMA 7: DESCRIPCIONES FUNCIONALES Y ESTRUCTURALES

7.1 Descripción de sistemas digitales complejos

La descripción de los sistemas digitales complejos se puede realizar, tal y como se indica en el esquema siguiente, de diferentes maneras según tres parámetros característicos interrelacionados entre sí:

- El tipo de jerarquía.
- La representación del sistema.
- La relación con la realización física.



En inglés "structural design".

A pesar de que existen, tal y como hemos visto, tantas formas de describir un circuito, para esta asignatura sólo vamos a centrarnos en la segunda de las clasificaciones y más concretamente, sólo en las descripciones estructural y funcional.

7.1.1 Formas de descripción según la representación del sistema

7.1.1.1 Descripción estructural

La descripción estructural consiste en especificar la totalidad de los elementos que componen el sistema digital y las interconexiones entre ellos. Inicialmente se realizó representando los elementos mediante símbolos e interconectándolos para dar lugar a un esquema.

Las dificultades que presenta la descripción del esquema de un sistema digital complejo mediante transistores o incluso mediante puertas lógicas hizo que a los programas de diseño de esquemas se les dotase de bibliotecas (en inglés "libraries").

La edición de esquemas fue, hasta la década de 1980, la única forma de realizar la descripción estructural asistida por computador de los sistemas digitales. Pero la elevación de su complejidad propició el desarrollo de lenguajes orientados a la descripción de sistemas digitales, que reciben el nombre de HDL, uno de los cuales (VHDL) estudiaremos en apartados posteriores.

Estas bibliotecas contienen componentes o módulos denominados macros que pueden ser de dos tipos: **Macros hardware** ("hard macros") y **Macros software** ("soft macros").

7.1.1.2 Descripción funcional o de comportamiento

La descripción funcional consiste en especificar el funcionamiento del sistema digital en lugar de detallar los elementos que lo forman.

Los formatos habituales para describir el funcionamiento de los sistemas digitales sencillos son las **tablas de verdad**, las **ecuaciones lógicas** y los **grafos de estado**. Para sistemas más complejos estos formatos habituales son el flujo de datos y los algoritmos de comportamiento.

Para potenciar esta forma de descripción fue necesario desarrollar lenguajes de descripción como el que estudiamos a continuación.

7.2 Introducción a los lenguajes de descripción

Como se ha dicho, los fabricantes de circuitos integrados iniciaron durante la década de 1970 el desarrollo de lenguajes que permitiesen realizar la descripción estructural y funcional de los sistemas digitales complejos. Estos lenguajes, que reciben el nombre genérico de HDL, evolucionaron siguiendo dos caminos paralelos:

- Algunos fabricantes de circuitos digitales configurables ó de equipos de instrumentación electrónica desarrollaron lenguajes HDL sencillos, denominados **no estructurados**, ya que están orientados a la realización de un único circuito o módulo por fichero.
- Los fabricantes de circuitos integrado a medida desarrollaron lenguajes HDL complejos, denominados **estructurados** porque permiten definir submódulos y enlazarlos jerárquicamente en un único fichero.

Estos lenguajes se caracterizan además por el hecho de que las herramientas de CAD asociadas con ellos permiten utilizar un fichero HDL como nivel superior de la jerarquía, lo que propicia la creación de bibliotecas de circuitos y operadores frecuentemente utilizados (puertas lógicas, bloques funcionales, operadores aritméticos...).

7.3 Lenguaje VHDL

7.3.1 Introducción

VHDL es un lenguaje de descripción de sistemas digitales que fue desarrollado en el marco del programa **VHSIC** del Departamento de Defensa de los Estados Unidos.

Se trata de un lenguaje complejo y estructurado que permite la descripción de cualquier circuito combinatorial o secuencial. Por ser un **lenguaje universal**, permite la implementación posterior del circuito descrito en cualquier tipo de circuito integrado disponible en la actualidad, como los circuitos digitales configurables (**PLDs** y **FPGAs**). Actualmente, todas las herramientas de CAD para el diseño con PLDs y FPGAs incluyen una versión del VHDL.

Además, cabe destacar que el lenguaje VHDL permite la descripción de un circuito de distintas formas, incluyendo las descripciones Estructural y Funcional, descritas en apartados anteriores.

Para realizar la descripción de un circuito o sistema digital en VHDL, debe incluirse ésta en un fichero de texto, que posteriormente será compilado y sintetizado, obteniendo el código necesario para programar el circuito configurable elegido.

En un fichero escrito en VHDL se puede incluir la descripción de un único circuito o bloque funcional o la de varios, cuyas interconexiones se definirán a su vez en el mismo fichero o en otro distinto.

HDL = "Hardware Description Language".

Ejemplos de lenguajes HDL no estructurados son ABEL, CUPL y PALASM.

Ejemplos de lenguajes HDL estructurados son RTL y VHDL.

VHSIC - "Very High Speed Integrated Circuits".

VHDL - "VHSIC Hardware Description Language".

Cabe resaltar que VHDL es independiente de la tecnología empleada.

En esto radica que se diga que VHDL es un lenguaje estructurado.

7.3.2 Sintaxis del fichero VHDL

A continuación se describe la sintaxis que debe presentar cualquier fichero fuente de VHDL. El fichero debe constar de las siguientes secciones, que se muestran en el ejemplo de la tabla siguiente (en negrita):

Sintaxis básica del fichero VHDL	
- Cabecera	<pre>library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all;</pre>
- Declaraciones	<pre>entity BIESTABLED is port (-- Entradas reloj : in std_logic; dato : in std_logic; -- Salidas salida_Q : out std_logic); end BIESTABLED</pre> <p><i>→ definimos la estructura del bicho (las entradas y las salidas)</i></p>
- Descripción lógica	<pre>architecture ejemplo of BIESTABLED is begin process begin wait until reloj'event and reloj = '1'; salida_Q <= dato; end process; end ejemplo;</pre> <p><i>definimos el funcionamiento</i></p> <p><i>asignación de valor</i></p>
- Fin del fichero	

En este fichero se describe un blestable de tipo D activado por flancos ascendentes.

Si bien en sucesivos apartados se describen con más detalle cada una de las secciones del fichero, vamos a comentar algunas generalidades:

- Cada instrucción debe terminar generalmente con punto y coma, pero no cada línea, puesto que algunas instrucciones ocupan varias líneas.
- Los comentarios, que deben ir precedidos de dos guiones(--), deben situarse al final de la línea o bien ocupar toda una línea

7.3.3 Bibliotecas y paquetes *(esto no entra: es la cabecera y no la dan)*

Una **biblioteca** ("library") es la agrupación de un conjunto de componentes y elementos descritos en VHDL. Las bibliotecas están formadas por **paquetes** ("package") que contienen a su vez definiciones de tipos de datos, funciones, procedimientos, componentes (circuitos), etc, descritos en VHDL.

Existen dos tipos de bibliotecas:

- Predefinidas: suelen venir incorporadas en las herramientas de CAD para diseño de circuitos con VHDL.
- Definidas por el usuario: éste puede incluir en ellas los circuitos que vaya a utilizar habitualmente en sus diseños.

En estos apuntes no desarrollaremos la definición de bibliotecas por el usuario

En los ficheros VHDL de descripción de circuitos, es habitual incluir en su cabecera la utilización de bibliotecas y paquetes, que permiten utilizar en todo el fichero las definiciones que incluyen.

La sintaxis para el uso de bibliotecas y paquetes es:

```
LIBRARY nombre_biblioteca;
USE nombre_biblioteca.nombre_paquete.elemento_paquete
```

Aquí se especifica el uso de todos los componentes del paquete "std_logic_1164" de la biblioteca "IEEE", y el uso del componente "dff" del paquete "registros" de la biblioteca "mi_biblioteca".

Ejemplo:

```
LIBRARY IEEE;
USE IEEE.std_logic_1164.all

LIBRARY mi_biblioteca;
USE mi_biblioteca.registros.dff
```

Algunos paquetes típicos, disponibles en la biblioteca IEEE, existente en la mayoría de las herramientas CAD, son: *std_logic_1164.vhd* (estándar), *std_logic_arith.vhd* (aritmética), *std_logic_unsigned.vhd* (aritmética sin signo), *std_logic_components.vhd*...

7.3.4 Entidad

Una entidad ("entity") en VHDL consiste en la definición del nombre del circuito y de sus señales de entrada y salida (puertos), indicando el tipo de cada una de ellas.

Para cada circuito que se utilice en VHDL, es necesario definir un bloque entidad.

La sintaxis es la siguiente

```
ENTITY nombre_circuito is
  PORT ((nombre_entradas; IN tipo_entradas;
        (nombre_salidas; OUT tipo_salidas);
  END nombre_circuito);
```

declaramos/queremos los nombres de las entidades

aquí se ponen tipos de los puertos

queremos los nombres de las salidas

Más adelante explicaremos los tipos de datos de VHDL.

Ejemplo:

```
ENTITY sumador_total is
  PORT (a, b, cin: IN bit;
        sum, cout: OUT bit);
END sumador_total;
```

entidades tipos IN

salidas tipos OUT

Esos puertos pueden ser de los siguientes tipos:

- IN → entrada
- OUT → salida (que no se puede leer desde el propio componente).
- BUFFER → salida (que se puede leer desde dentro)
- INOUT → salida ó entrada

En este ejemplo se especifica la entidad correspondiente a un circuito sumador total de dos números de un bit.

En la arquitectura daremos la Descripción del circuito, en cualquiera de las formas que hemos visto del circuito.

7.3.5 Arquitectura

Una arquitectura ("architecture") en VHDL es la definición del funcionamiento de un circuito, de cualquiera de las formas permitidas en VHDL, descritas ya anteriormente.

Una arquitectura siempre debe asociarse con una entidad, aunque una entidad puede tener varias arquitecturas, es decir, varias formas de realización o descripción. Cuando posteriormente se utilice el circuito será necesario indicar cuál es la arquitectura que se utilizará.

Cada circuito en VHDL debe incluir una declaración de entidad y al menos una declaración de arquitectura.

Un mismo fichero puede contener la declaración de muchos circuitos, lo que permite diseñar un sistema digital complejo mediante un solo fichero VHDL, aunque también se pueda utilizar un fichero distinto para cada circuito. Esto lo convierte en un lenguaje estructurado, que permite realizar fácilmente la descripción jerárquica de un sistema digital.

El conjunto entidad - arquitectura es la unidad mínima de diseño.

La sintaxis para la descripción de una arquitectura es la siguiente:

```

ARCHITECTURE nombre_architectura OF nombre_entidad IS
  ⓪ - Zona de declaraciones
  BEGIN
  ⓪ - Descripción lógica del circuito [cuerpo("body")]
  END nombre_architectura
    
```

aquí declaramos las variables auxiliares que necesitaremos funcionamiento del circuito

Ejemplo:

```

ARCHITECTURE comportamiento OF sumador_total IS
  SIGNAL auxiliar: bit_vector (1 DOWNTO 0);
  BEGIN
    auxiliar <= a+b+cin;
    (*) sum <= auxiliar(0)
    cout <= auxiliar(1)
  END comportamiento
    
```

(*) el bit 0 se lo endiñó a sum y el bit 1 " " " " cout
 (1) tipo objeto nombre bit_vector (1 DOWNTO 0)
 (2) tipo de variable y log base
 aquí está puesto como una asignación de valor (en java a=A)

Aquí se especifica una posible arquitectura correspondiente al circuito sumador total de dos números de 1 bit, cuya entidad se ha definido en el apartado anterior.

Merecen especial mención los **Enumerados**, forma con la que podemos definir nuestros propios tipos de datos. La sintaxis para hacerlo es:
TYPE nombre_tipo **IS** (lista_de_elementos)

7.3.6 Descripción lógica

7.3.6.1 Tipos de datos

Los tipos de datos son las diferentes representaciones de información que vamos a manejar con circuitos lógicos.

Como en otros lenguajes, podríamos hacer una clasificación muy amplia de los tipos de datos existentes en VHDL. No obstante, sólo diremos que los tipos que posteriormente vamos a ver se pueden catalogar en: *Enumerados* (conjunto de literales separados por comas), *Númericos* (incluye los tipos natural, entero, real...) y *Compuestos* (conjuntos homogéneos o heterogéneos de elementos).

Obviando esta clasificación, podemos decir que los **tipos de datos más importantes** para la descripción de circuitos son:

- **Bit** Puede tomar los valores '0' y '1'. (2)
- **Bit_vector** Conjunto de señales (o variables) de tipo bit.
- **Std_logic** Puede tomar los valores:
 - '0' 0 fuerte.
 - '1' 1 fuerte.
 - 'X' desconocido fuerte.
 - 'Z' alta impedancia.
 - '-' indiferente.
 - 'U' no inicializado.
 - 'L' 0 débil.
 - 'H' 1 débil.
 - 'W' desconocido débil
- **Std_logic_vector** Conjunto de señales (o variables) de tipo std_logic.

Un bit_vector se puede entender como un número binario de varios bits.

No se debe confundir el símbolo utilizado para un valor desconocido fuerte ('X') con el símbolo de la indiferencia ('-').

7.3.6.2 Tipos de objetos (4)

– **Constantes:** mantienen siempre el mismo valor.

```
Ejemplo: CONSTANT ciclos: integer:=3;
```

– **Variables:** se puede cambiar su valor.

```
Ejemplo: VARIABLE registro: bit_vector (3 down to 0);
```

– **Señales:** su valor puede cambiar a lo largo del tiempo. Equivalen a una conexión física, por lo que es el tipo de datos más utilizado para la descripción de circuitos

```
Ejemplo: SIGNAL entrada: bit;
```

La sintaxis para declarar señales es:
SIGNAL nombre: tipo;

Los tipos de objetos se refieren al tratamiento que va a tener la información manejada.

El uso de variables está restringido a las estructuras secuenciales (dentro de procesos y subprogramas). Sin embargo, el uso de señales NO está restringido.

IMPORTANTE: los espacios ó caracteres de subrayado "_" no son tenidos en cuenta y sólo sirven para aumentar la legibilidad del número.

7.3.6.3 Notación

- 2, 8, 10, 16 binario, octal, decimal o hexadecimal, respectivamente.

La base debe preceder al valor, dispuesto entre caracteres #, para tipos numéricos.

Ejemplo: 2#1100_0010#

- B, X, O binario, hexadecimal u octal, respectivamente.

Este símbolo debe preceder al valor de tipos "bit_vector" o "bit string literals" (literales de cadenas de bits).

Por defecto, la base es binaria.

Ejemplo: X"2E"

7.3.6.4 Operadores

Operadores Lógicos		Operadores aritméticos	
and	función Y lógica	+	suma aritmética
or	función O lógica	-	- resta ritmética (dos operandos) - signo negativo (un operando)
xor	función O-exclusiva	*	multiplicación
xnor	función O-exclusiva negada	/	división
not	negación	mod	módulo (resto de la división entera)
nand	función Y lógica negada	**	exponenciación
nor	función O lógica negada	sll	desplazamiento aritmético a izda.
sll	desplazamiento lógico a izquierda	sra	desplazamiento aritmético a dcha.
srl	desplazamiento lógico a derecha		
&	concatenación		

La concatenación con & permite unir varios operandos del mismo tipo

Operadores de asignación		Operadores de relación	
:=	- asignación de valores a constantes y variables. - asignación de valor inicial a señales	=	igual
		/=	distinto
		<	menor que
<=	asignación a señales	>	mayor que
		<=	menor o igual que
		>=	mayor o igual que

Vamos a distinguir entre dos tipos de sentencias de descripción: las concurrentes y las secuenciales.

Las sentencias concurrentes son las que distinguen al VHDL de los lenguajes de programación y son las que permiten modelar el comportamiento real de los circuitos.

MUY IMPORTANTE: los procesos se utilizan para modelar el comportamiento de cualquier circuito ante el cambio en señales de entrada, cuando este comportamiento requiere una reacción secuencial. Esto es, aunque se trata de un bloque que en conjunto funciona de forma combinacional (su relación con otros procesos no es secuencial, e incluso puede ser simultáneo con otros), un proceso está compuesto por sentencias secuenciales, que sí dependen del orden de aparición. Es por esto que los procesos sirven para describir circuitos secuenciales. Cuando necesitemos sentencias secuenciales, tendrán que ir dentro de un proceso.

En el ejemplo se especifica un proceso que describe una puerta lógica AND de dos entradas.

Importante: sólo usamos uno de los tipos de sentencia WAIT aquí presentadas (por eso comentamos con --o el final de esas sentencias).

Aquí se especifica un proceso que describe un biestable de tipo D activado por flancos.

7.3.6.5 Sentencias concurrentes

Las sentencias concurrentes son aquellas que se ejecutan de forma simultánea a otras sentencias concurrentes, independientemente del orden en que estén escritas en el fichero VHDL. Se puede decir que las sentencias concurrentes modelan un comportamiento combinacional.

→ se pueden ejecutar cuando sea y a la vez: es la gran diferencia con Java y leng. de programación

a) **Process**

→ siempre que quiera explicar algo con función secuencial = con orden

Los procesos siempre se ejecutan una vez durante la inicialización, pero posteriormente sólo se ejecutan cuando se produce un "evento" (cambio) en alguna de las señales indicadas en el proceso.

Existen dos formas de indicar las señales cuyos eventos producen la activación de un proceso.

— Mediante una lista de "sensibilidad", que enumera entre paréntesis y separados por comas, todas las señales cuyos eventos deben activar el proceso.

La sintaxis de esta forma es:

```
PROCESS (lista de señales)
BEGIN
    Sentencias secuenciales;
END PROCESS
```

Ejemplo:

```
PROCESS (a,b)
BEGIN
    Salida <= a AND b;
END PROCESS
```

→ proceso activado por las 2 señales a y b a la salida ponemos a AND b

X no suele caer

Mediante una sentencia "wait", que obliga al proceso a esperar a que se cumpla una determinada condición para activarse. La condición puede ser de tipo booleano, un evento, o una condición temporal.

La sintaxis de esta forma es:

```
PROCESS
BEGIN
    WAIT ON señal; --o
    WAIT UNTIL expresión; --o
    WAIT FOR expresión temporal;
    Sentencias secuenciales;
END PROCESS
```

Ejemplo:

```
PROCESS
BEGIN
    -- Espera flanco ascendente de reloj
    WAIT UNTIL reloj'event and reloj = '1';
    Salida <= entrada;
END PROCESS
```

Esta sentencia concurrente es análoga a la sentencia secuencial condicional `case`, que explicaremos más adelante.

MUY IMPORTANTE: esta sentencia sólo se utiliza para describir comportamientos combinacionales.

Aquí se especifica el comportamiento de un circuito combinacional cuya salida es una combinación de 3 bits (resultado) y cuya entrada es un vector de 2 bits (operandos)

Esta es otra sentencia concurrente análoga a la sentencia secuencial condicional `if...Then...Else`

MUY IMPORTANTE: esta sentencia sólo se utiliza para describir comportamientos combinacionales.

Aquí se especifica el comportamiento del mismo circuito combinacional anterior.

Las sentencias secuenciales se comportan como las de cualquier lenguaje de programación.

Esta sentencia secuencial es análoga a la sentencia concurrente `when...else`

MUY IMPORTANTE: esta sentencia sólo se utiliza para describir comportamientos secuenciales.

b) **With ... select** → sólo sirve para asignaciones de valores a una expresión

Se utiliza normalmente para las expresiones en las que intervienen varias señales. Se deben cubrir todos los posibles valores de la expresión, de forma excluyente.

La sintaxis es la siguiente:

```
WITH expresión SELECT
  señal <= nuevo_valor WHEN valor_expresión
  ...
  UNAFFECTED WHEN OTHERS;
```

Se llama ASIGNACIONES

Observa que se trata de una sentencia de asignación, sólo, como `When else`

Ejemplo:

```
WITH operandos SELECT
```

```
  resultado <= "100" WHEN "00"
  "010" WHEN "01"
  "000" WHEN OTHERS;
```

→ cuando operandos valgan 00, 01, cualquier otra cosa entonces el resultado será 100

c) **When ... else** → sólo sirve para asignación valores

Esta sentencia permite la asignación condicional de valores a señales. Se utiliza normalmente para las condiciones en las que intervienen varias señales.

La sintaxis es la siguiente:

```
Señal <= nuevo_valor_1 WHEN expresión_1 ELSE
  nuevo_valor_2 WHEN expresión_2 ELSE
  ...
  UNAFFECTED;
```

Se llama ASIGNACIONES

aquí hace la asignación condicionando a + casos

Ejemplo:

```
Resultado <= "100" WHEN (operandos = "00") ELSE
  "010" WHEN (operandos = "01") ELSE
  "000"
```

→ comportamiento secuencial. 000, los tienen, (ellos) describen

7.3.6.6 Sentencias secuenciales → siempre dentro de procesos de

Las sentencias secuenciales son aquellas que se ejecutan de forma secuencial, es decir, en el orden en que se han escrito en el fichero VHDL.

Las sentencias secuenciales sólo pueden aparecer dentro de procesos ("process") y subprogramas (funciones y procedimientos).

a) **If...then...else**

Se utiliza generalmente para aquellas condiciones de transición que dependen de una sola expresión o, a lo sumo, dos. Las expresiones no tienen por qué ser excluyentes, pero si al evaluar una, ésta es verdadera, las demás no se comprueban.

La sintaxis es la siguiente:

```
IF expresión_1 THEN
  Sentencias secuenciales;
ELSIF expresión_2 THEN
  Sentencias secuenciales;
ELSE
  Sentencias secuenciales;
END IF
```

si se cumple expresión_1 entonces haz (-)

o si no se cumple exp1; si se cumple exp2 → haz (-)

o si no se cumple exp2; haz (-)

Aquí se especifica el comportamiento de un contador ascendente con carga en paralelo y señal de puesta en estado inicial.

Ejemplo:

```
IF RESET = '1' THEN
  Ctr <= "0000";
ELSIF (clk'EVENT AND clk = '1') THEN
  IF LOAD = '1' THEN
    Ctr <= entrada;
  ELSE
    Ctr <= Ctr + 1;
  END IF
END IF
```

flanco activo de reloj;

Esta sentencia secuencial es análoga a la sentencia concurrente with...select

MUY IMPORTANTE: esta sentencia sólo se utiliza para describir comportamientos secuenciales.

El símbolo | representa la función "o bien".

b) Case...when

Se utiliza generalmente para las expresiones en las que intervienen varias variables o señales y debe cubrir todos los posibles valores de la expresión, de forma excluyente.

La sintaxis es la siguiente:

```
CASE expresión IS
  WHEN valor_expresión1|valor_expresión2|... =>
    Sentencias secuenciales;
  ...
  WHEN OTHERS => NULL;
END CASE;
```

aquí es una implicación

de sintaxis !!

Ejemplo:

```
CASE seleccion IS
  WHEN "0000"|"0001" =>
    y <= '0';
  WHEN "0010"|"0011" =>
    y <= '1';
  WHEN OTHERS => y <= '0';
END CASE;
```

en el caso que selección es cuando vale "0000" ó "0001" entonces asigna 0 a y (es decir y = 0) cuando vale

de sintaxis (no significa nada)

de asignación !!

Desde aquí comenzamos las sentencias de bucle.

c) For

Permite repetir la ejecución de las sentencias incluidas en el bucle mientras el índice del bucle se encuentre en el rango predefinido.

La sintaxis es la siguiente:

```
FOR i IN rango_índice LOOP
  Sentencias secuenciales;
END LOOP;
```

Ejemplo:

```
Bit_paridad_par <= '0';
FOR i IN 0 TO 15 LOOP
  IF x(i)='1' THEN
    Bit_paridad_par <= NOT bit_paridad_par;
  END IF;
END LOOP;
```

Aquí se especifica un bucle que calcula el bit de paridad par de una combinación x(i) de 16 bits.

d) While

Permite repetir la ejecución de las sentencias incluidas en el bucle mientras se cumpla la condición definida

La sintaxis es la siguiente:

```
WHILE expresion LOOP
  Sentencias secuenciales;
END LOOP;
```

Ejemplo:

Aquí se especifica un bucle que multiplica dos números "p" y "q" mediante el método de sumas sucesivas.

```
producto <= 0;
WHILE (q/=0) LOOP
  producto <= producto + p;
  q <= q - 1;
END LOOP;
```


7.3.7.2 Multiplexor de 4 entradas de 8 bits

```
library IEEE;
use IEEE.std_logic_1164.all;

entity mux4in8b is
  port (
    S: in STD_LOGIC_VECTOR (1 downto 0); -- Select inputs, 0-3 ==> A-D
    A, B, C, D: in STD_LOGIC_VECTOR (1 to 8); -- Data bus input
    Y: out STD_LOGIC_VECTOR (1 to 8) -- Data bus output
  );
end mux4in8b;

architecture mux4in8b of mux4in8b is
begin
  with S select Y <=
    A when "00",
    B when "01",
    C when "10",
    D when "11",
    (others => 'U') when others; -- this creates an 8-bit vector of 'U'
end mux4in8b;
```

7.3.7.3 Multiplexor especializado 4 entradas de 3 bits

```
library IEEE;
use IEEE.std_logic_1164.all;

entity mux4in3b is
  port (
    S: in STD_LOGIC_VECTOR (2 downto 0); -- Select inputs, 0-7 ==> ABACADAB
    A, B, C, D: in STD_LOGIC_VECTOR (1 to 18); -- Data bus inputs
    Y: out STD_LOGIC_VECTOR (1 to 18) -- Data bus output
  );
end mux4in3b;

architecture mux4in3p of mux4in3b is
begin
  process(S, A, B, C, D)
  variable i: INTEGER;
  begin
    case S is
      when "000" | "010" | "100" | "110" => Y <= A;
      when "001" | "111" => Y <= B;
      when "011" => Y <= C;
      when "101" => Y <= D;
      when others => Y <= (others => 'U'); -- 18-bit vector of 'U'
    end case;
  end process;
end mux4in3p;
```

7.3.7.4 Comparador de 8 bits

```
library IEEE;
use IEEE.std_logic_1164.all;

entity vcompare is
  port (
    A, B: in STD_LOGIC_VECTOR (7 downto 0);
    EQ, NE, GT, GE, LT, LE: out STD_LOGIC
  );
end vcompare;

architecture vcompare_arch of vcompare is
begin
  process (A, B)
  begin
    EQ <= '0'; NE <= '0'; GT <= '0'; GE <= '0'; LT <= '0'; LE <= '0';
    if A = B then EQ <= '1'; end if;
    if A /= B then NE <= '1'; end if;
    if A > B then GT <= '1'; end if;
    if A >= B then GE <= '1'; end if;
    if A < B then LT <= '1'; end if;
    if A <= B then LE <= '1'; end if;
  end process;
end vcompare_arch
```

7.3.7.5 Comparador de 8 bits (alternativo)

```
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_unsigned.all;

entity comp8 is
  port ( A, B: in STD_LOGIC_VECTOR (7 downto 0);
    EQ, GT: out STD_LOGIC );
end comp8;

architecture comp8_arch of comp8 is
begin
  EQ <= '1' when A = B else '0';
  GT <= '1' when A > B else '0';
end comp8_arch;
```

7.3.7.6 Barrel shifter de 16 bits con desplazamiento circular a la izquierda

```
library IEEE;
use IEEE.std_logic_1164.all;

entity rol16 is
  port (
    DIN: in STD_LOGIC_VECTOR(15 downto 0); -- Data inputs
    S: in STD_LOGIC_VECTOR (3 downto 0); -- Shift amount, 0-15
    DOUT: out STD_LOGIC_VECTOR(15 downto 0) -- Data bus output
  );
end rol16;

architecture rol16_arch of rol16 is
begin
  process(DIN, S)
    variable X, Y, Z: STD_LOGIC_VECTOR(15 downto 0);
  begin
    if S(0)='1' then X := DIN(14 downto 0) & DIN(15); else X := DIN; end if;
    if S(1)='1' then Y := X(13 downto 0) & X(15 downto 14); else Y := X; end if;
    if S(2)='1' then Z := Y(11 downto 0) & Y(15 downto 12); else Z := Y; end if;
    if S(3)='1' then DOUT <= Z(7 downto 0) & Z(15 downto 8); else DOUT <= Z; end if;
  end process;
end rol16_arch;
```

7.3.8 Ejemplos de circuitos secuenciales

7.3.8.1 Bscala R-S

```
library IEEE;
use IEEE.std_logic_1164.all;

entity Vsrlatch is
  port (S, R: in STD_LOGIC;
        Q, QN: buffer STD_LOGIC );
end Vsrlatch;

architecture Vsrlatch_arch of Vsrlatch is
begin
  QN <= S nor Q;
  Q <= R nor QN;
end Vsrlatch_arch;
```

7.3.8.2 Biestable D con flanco positivo

```
library IEEE;
use IEEE.std_logic_1164.all;

entity Vdff is
  port (D, CLK: in STD_LOGIC;
        Q: out STD_LOGIC );
end Vdff;

architecture Vdff_b of Vdff is
begin
  process(CLK)
  begin
    if (CLK'event and CLK='1') then Q <= D;
    end if;
  end process;
end Vdff_b;
```


7.3.8.3 Biestable D con Preset y Clear 74xx74

```
library IEEE;
use IEEE.std_logic_1164.all;

entity Vdff74 is
  port (D, CLK, PR_L, CLR_L: in STD_LOGIC;
        Q, QN: out STD_LOGIC );
end Vdff74;

architecture Vdff74_b of Vdff74 is
  signal PR, CLR: STD_LOGIC;
begin
  process(CLR_L, CLR, PR_L, PR, CLK)
  begin
    PR <= not PR_L; CLR <= not CLR_L;
    if (CLR and PR) = '1' then Q <= '0'; QN <= '0';
    elsif CLR = '1' then Q <= '0'; QN <= '1';
    elsif PR = '1' then Q <= '1'; QN <= '0';
    elsif (CLK'event and CLK='1') then Q <= D; QN <= not D;
    end if;
  end process;
end Vdff74_b;
```

7.3.8.4 Contador binario de cuatro bits 74xx163



FUNCTION TABLE

OPERATING MODE	INPUTS						OUTPUTS	
	MR	CP	CEP	CET	PE	D _n	Q _n	TC
reset ('clear')	1	1	X	X	X	X	L	L
parallel load	0	1	X	X	1	1	L H	L (1)
count	0	1	h	0	h	X	count	(1)
reload 'do nothing'	0	X	1	X	h	X	Q _n Q _n	(1) L

```

library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;

entity V74x163 is
    port ( CLK, CLR_L, LD_L, ENP, ENT: in STD_LOGIC;
          D: in UNSIGNED (3 downto 0);
          Q: out UNSIGNED (3 downto 0);
          RCO: out STD_LOGIC );
end V74x163;

architecture V74x163_arch of V74x163 is
    signal IQ: UNSIGNED (3 downto 0);
    begin
    process (CLK, ENT, IQ)
    begin
        if (CLK'event and CLK='1') then
            if CLR_L='0' then IQ <= (others => '0');
            elsif LD_L='0' then IQ <= D;
            elsif (ENT and ENP)='1' then IQ <= IQ + 1;
            end if;
        end if;
        if (IQ=15) and (ENT='1') then RCO <= '1';
        else RCO <= '0';
        end if;
        Q <= IQ;
    end process;
end V74x163_arch;
    
```

7.3.8.5 Ejemplo de máquina de estados

```
library IEEE;
use IEEE.std_logic_1164.all;

entity smexamp is
  port ( CLOCK, A, B: in STD_LOGIC;
        Z: out STD_LOGIC );
end;

architecture smexamp_arch of smexamp is
  type Sreg_type is (INIT, A0, A1, OK0, OK1);
  signal Sreg: Sreg_type;
begin

  process (CLOCK) -- state-machine states and transitions
  begin
    if CLOCK'event and CLOCK = '1' then
      case Sreg is
        when INIT => if A='0' then Sreg <= A0;
                     elsif A='1' then Sreg <= A1; end if;
        when A0  => if A='0' then Sreg <= OK0;
                     elsif A='1' then Sreg <= A1; end if;
        when A1  => if A='0' then Sreg <= A0;
                     elsif A='1' then Sreg <= OK1; end if;
        when OK0 => if A='0' then Sreg <= OK0;
                     elsif A='1' and B='0' then Sreg <= A1;
                     elsif A='1' and B='1' then Sreg <= OK1; end if;
        when OK1 => if A='0' and B='0' then Sreg <= A0;
                     elsif A='0' and B='1' then Sreg <= OK0;
                     elsif A='1' then Sreg <= OK1;      end if;
        when others => Sreg <= INIT;
      end case;
    end if;
  end process;

  with Sreg select -- output values based on state
  Z <= '0' when INIT | A0 | A1,
       '1' when OK0 | OK1,
       '0' when others;

end smexamp_arch;
```

7.3.8.6 Máquina de estados: intermitente de Thunderbird

```
entity Vtbird is
  port ( CLOCK, RESET, LEFT, RIGHT, HAZ: in STD_LOGIC;
        LIGHTS: buffer STD_LOGIC_VECTOR (1 to 6) );
end;

architecture Vtbird_arch of Vtbird is
  constant IDLE: STD_LOGIC_VECTOR (1 to 6) := "000000";
  constant L3 : STD_LOGIC_VECTOR (1 to 6) := "111000";
  constant L2 : STD_LOGIC_VECTOR (1 to 6) := "110000";
  constant L1 : STD_LOGIC_VECTOR (1 to 6) := "100000";
  constant R1 : STD_LOGIC_VECTOR (1 to 6) := "000001";
  constant R2 : STD_LOGIC_VECTOR (1 to 6) := "000011";
  constant R3 : STD_LOGIC_VECTOR (1 to 6) := "000111";
  constant LR3 : STD_LOGIC_VECTOR (1 to 6) := "111111";

begin
  process (CLOCK)
  begin
    if CLOCK'event and CLOCK = '1' then
      if RESET = '1' then LIGHTS <= IDLE; else
        case LIGHTS is
          when IDLE => if HAZ='1' or (LEFT='1' and RIGHT='1') then LIGHTS <= LR3;
            elsif LEFT='1' then LIGHTS <= L1;
            elsif RIGHT='1' then LIGHTS <= R1;
            else LIGHTS <= IDLE;
          end if;

          when L1 => if HAZ='1' then LIGHTS <= LR3; else LIGHTS <= L2; end if;
          when L2 => if HAZ='1' then LIGHTS <= LR3; else LIGHTS <= L3; end if;
          when L3 => LIGHTS <= IDLE;
          when R1 => if HAZ='1' then LIGHTS <= LR3; else LIGHTS <= R2; end if;
          when R2 => if HAZ='1' then LIGHTS <= LR3; else LIGHTS <= R3; end if;
          when R3 => LIGHTS <= IDLE;
          when LR3 => LIGHTS <= IDLE;
          when others => null;
        end case;
      end if;
    end if;
  end process;

end Vtbird_arch;
```

APÉNDICE 1: PUERTAS LÓGICAS

Abajo puedes encontrar ejemplos de componentes comerciales que contienen estas puertas lógicas:

74HC08

Puerta AND



X	Y	X AND Y
0	0	0
0	1	0
1	0	0
1	1	1

74HC32


Puerta OR



X	Y	X OR Y
0	0	0
0	1	1
1	0	1
1	1	1

74HC04

Puerta NOT



X	NOT X
0	1
1	0

74HC00

Puerta NAND



X	Y	X NAND Y
0	0	1
0	1	1
1	0	1
1	1	0

74HC02

Puerta NOR



X	Y	X NOR Y
0	0	1
0	1	0
1	0	0
1	1	0

NOTA: Las puertas NAND y NOR son típicamente más baratas y fáciles de fabricar.

74HC86

⊗ **Puerta XOR**



X	Y	X XOR Y
0	0	0
0	1	1
1	0	1
1	1	0

1ª forma canónica

$$\overline{X}Y + X\overline{Y} = F$$

74HC86

⊗ **Puerta XNOR**



X	Y	X XNOR Y
0	0	1
0	1	0
1	0	0
1	1	1

2ª forma canónica


$$\overline{X}\overline{Y} + XY = F$$

⊗ hay que saber identificar en una función cuando aparezcan estos resultados para implementarla con estas puertas (3 veces, que es mejor opción) !!


APÉNDICE 2: METAESTABILIDAD, NORMAS DE DISEÑO SÍNCRONO

Bases del funcionamiento síncrono

- Las salidas de los circuitos secuenciales sólo pueden cambiar de estado en los flancos activos de reloj.
- El **régimen transitorio** de los circuitos finaliza cuando ha transcurrido el tiempo de propagación máximo del circuito desde el último flanco activo de reloj.



- Para que las salidas de los circuitos combinatoriales (conectadas a la entrada de biestables) puedan registrarse correctamente deberán ser estables un tiempo antes del flanco activo de reloj, el **tiempo de set-up** de los flip-flops.



$$\text{Por tanto: } T_{\text{clk}} > t_{\text{pff}} + t_{\text{pLC}} + t_{\text{su}}$$

- La **frecuencia máxima** de la señal de reloj en un circuito secuencial síncrono viene dada por la expresión:

$$f_{\text{CLK max}} = \frac{1}{t_{\text{pff max}} + t_{\text{pLC max}} + t_{\text{su min}}}$$

Donde $t_{\text{pLC max}}$ es el tiempo de propagación del bloque combinatorial más lento de los existentes en el circuito.

Normas de diseño síncrono

Un circuito digital síncrono funcionando con una frecuencia de reloj menor o igual a la dada por la expresión anterior funcionará correctamente si:


- No se activan, durante la operación normal del sistema, las entradas asíncronas de los flip-flops.
- Las **entradas síncronas** de los flip-flops no están alimentadas por **señales asíncronas**.
- Las **entradas asíncronas** de los flip-flops no están alimentadas por **señales síncronas**.
- No existe lógica combinatorial realimentada.
- Todas las entradas de los circuitos combinatoriales, incluso las externas al sistema, están registradas.

Ver el apartado:
"sincronización de
entradas asíncronas".

- Se emplean flip-flops activos en el mismo tipo de flanco como elementos de memoria del sistema.
- A todos los flip-flops les llega de manera simultánea la señal de reloj del circuito. Esto, en general, no es posible que se verifique de manera estricta; el reloj llegará con cierto desfase a las entradas de los flip-flops debido a las distintas longitudes de las pistas y a las distintas cargas que soportan los buffers del árbol de reloj.

El desfase en la llegada del reloj a los flip-flops de un circuito se denomina *skew* del reloj. Un circuito síncrono puede admitir un valor máximo de skew en la señal de reloj. Vamos a verlo con más detenimiento:

En la figura, el *skew*: es la diferencia de tiempo entre los flancos de CLOCK y CLOCKD



Cálculo del "skew"

No hay problemas en un circuito si se cumple que:

$$t_{p-ff(min)} + t_{comb(min)} - t_{hold} - t_{skew(max)} > 0$$

- Los dos primeros términos son el mínimo tiempo después del flanco de reloj tras el cual el valor a la entrada de un biestable cambia.
- El tiempo de "hold" es el mínimo tiempo en que la entrada puede cambiar
- El "skew" se sustrae del margen existente en el tiempo de "hold"

Compensación del "skew"

Para solventar este problema, podemos acudir a varias técnicas, como lo son:

- Usar biestables con mayor tiempo de propagación.
- Realizar un ajuste específico de los retardos combinacionales.
- Usar biestables con menor tiempo de hold.

Las normas de diseño síncrono son una buena guía para la realización de diseños con un funcionamiento seguro. En su aplicación práctica es frecuente que se den casos en los que resulta inevitable vulnerarlas: en el interfaz con buses asíncronos o con memorias síncronas, por ejemplo, o en el de la sincronización de entradas asíncronas. Cuando esto ocurra es aconsejable aislar los módulos de interfaz con sistemas asíncronos y diseñar el resto del sistema ateniéndose a las reglas enunciadas.

En el diseño de circuito es aconsejable utilizar flip-flops tipo D, puesto que son los de funcionamiento más simple y facilitan la interpretación del modo de operación del circuito. Además, con los flip-flops tipo D resulta muy sencilla la incorporación de entradas síncronas de reset, preset y habilitación de reloj. Las entradas asíncronas de los flip-flops sólo deben utilizarse, si se desea, para la inicialización del circuito, pero nunca durante la operación normal del mismo.

Metaestabilidad

Recuerda que en la báscula R-S, al poner sus entradas a 1, podemos originar también un estado metaestable.

Cuando se violan los tiempos de set-up o de hold en un flip-flop, su salida puede pasar a un nivel intermedio; al cabo de un tiempo indeterminado tomará aleatoriamente el valor 0 ó 1.

La probabilidad de que un flip-flop entre en estado metaestable, así como el tiempo de permanencia en dicho estado, dependen del proceso tecnológico y de las condiciones ambientales de funcionamiento, aunque se puede generalizar que los flip-flops pasan rápidamente a un estado estable.

El problema es que si la salida del flip-flop es muestreada en el estado metaestable, se propagará un valor indefinido a la lógica a la que esté conectado.


Sincronización de entradas asíncronas

A menudo existen entradas al circuito que son asíncronas respecto a su reloj y deben ser sincronizadas antes de poder ser usadas en el mismo.


La sincronización consiste en registrar la entrada en un flip-flop conectado al reloj del circuito. Durante esta operación puede ocurrir que se violen los tiempos de set-up o de hold del flip-flop. Como consecuencia, el flip-flop puede registrar o no el evento de entrada o, lo que es peor, entrar en un estado metaestable. Para evitar esto hay muchas topologías de circuitos de sincronización.

El circuito de la figura siguiente muestra el esquema circuital típico para sincronizar entradas asíncronas, abordando el problema de metaestabilidad explicado anteriormente:

Cabe reiterar que, según el tipo de entrada que deseemos sincronizar, el circuito de sincronización será distinto. El mostrado es un ejemplo muy típico.




Este circuito provee un tiempo para que desaparezca la metaestabilidad antes de usar la señal en el circuito. A cambio, nuestro sistema tendrá un mayor tiempo de respuesta. Veamos el cronograma de la situación:



CEDG

Ejercicios de clase



TEMA 3: ÁLGEBRA DE CONMUTACIÓN

Ejercicio 1

Una función de tres variables $F(A, B, C)$ ha de tomar el valor lógico "0" cuando la variable B se encuentre en estado "1" y la variable A no esté en el estado "1". En los demás casos posibles, ha de estar en estado "1".

- Realizar la tabla de verdad de esta función.
- Obtener las formas canónicas de sumas de productos y de productos de sumas.

a)	ABC	F
(1)	000	1
(2)	001	1
(3)	010	0
(4)	011	0
(5)	100	1
(6)	101	1
(7)	110	1
(8)	111	1

$$F = \begin{cases} 0 & \text{si } A=0 \wedge B=1 \\ 1 & \text{resto} \end{cases}$$

b1) primera forma canónica: suma de productos (suma de minterms)

~~Nos fijamos en las filas de la tabla en las que el valor de la función es 1~~
 Por cada fila tendremos un término. Variables = 0 niego / = 1 los dejo tal cual

$$F = \bar{A}\bar{B}\bar{C} + \bar{A}\bar{B}C + \bar{A}B\bar{C} + \bar{A}BC + A\bar{B}\bar{C} + A\bar{B}C$$

(1) 000 $\Rightarrow \bar{A}\bar{B}\bar{C}$

b2) segunda forma canónica: producto de sumas (suma de maxterms)

~~Nos fijamos en las filas de la tabla en donde la función vale cero~~ Para cada fila tendremos un término. los variables = 1 niego / = 0 los dejo tal cual

$$F = (A + \bar{B} + C) \cdot (A + \bar{B} + \bar{C})$$

(3) 010 $\Rightarrow A + \bar{B} + C$

b3) tercera forma canónica: producto de productos

Cogemos la 1ª forma canónica y la negamos 2 veces

$$F = \bar{\bar{F}} = \overline{\bar{A}\bar{B}\bar{C} + \bar{A}\bar{B}C + \bar{A}B\bar{C} + \bar{A}BC + A\bar{B}\bar{C} + A\bar{B}C} \stackrel{\text{De Morgan}}{=} (\bar{A}\bar{B}\bar{C}) \cdot (\bar{A}\bar{B}C) \cdot (\bar{A}B\bar{C}) \cdot (\bar{A}BC) \cdot (A\bar{B}\bar{C}) \cdot (A\bar{B}C)$$

Esta 3ª forma se implementa con puertas **NAND**!

b4) cuarta forma canónica: suma de sumas

Cogemos la 2ª forma canónica y la negamos dos veces

$$F = \bar{\bar{F}} = \overline{(A + \bar{B} + C) \cdot (A + \bar{B} + \bar{C})} = \overline{(A + \bar{B} + C)} + \overline{(A + \bar{B} + \bar{C})}$$

Esto es lo que usamos cuando implementemos con **NOR**!

Ejercicio 2

Supongamos que hay un comité formado por cuatro miembros, de los que uno es presidente, y que las decisiones se toman por mayoría simple, decidiendo el voto del presidente cuando existe empate. Llamaremos A, B, C y D a las variables lógicas que representan el estado del pulsador de cada miembro (donde A es e que corresponde al presidente) y S a la que representa la salida del circuito. Se trata de diseñar una máquina con cuatro entradas (un pulsador para cada miembro) cuya salida dé el resultado de la votación.

A	B	C	D	S'
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

Traducimos el ejercicio a la tabla de verdad

Con la tabla, ahora realizaremos la forma canónica

1ª forma: $S' = \bar{A}\bar{B}\bar{C}\bar{D} + \bar{A}\bar{B}\bar{C}D + \bar{A}\bar{B}C\bar{D} + \bar{A}\bar{B}CD$

+ $\bar{A}B\bar{C}\bar{D} + \bar{A}B\bar{C}D + \bar{A}BC\bar{D} + \bar{A}BCD$

La expresión es muy extensa como para implementarla con puertas \Rightarrow tenemos que simplificar.

• mediante álgebra Booleana (pulsada)

• con el método de Karnaugh

• mapa de Karnaugh

AB \ CD	00	01	11	10
00	0	0	0	0
01	0	0	1	1
11	0	1	1	1
10	0	0	1	1

• vamos a simplificar por unos la tabla

• hacemos los grupos (grupos) según las reglas

• por cada grupo que hemos obtenido, tendremos un término. Cada término estará formado por el producto de las variables que se mantienen constantes en el recorrido por el grupo. Si es 1 lo dejamos, si es 0 lo negamos.

grupo 1:

A	B	C	D
1	1	0	0
1	1	0	1
1	1	1	1
1	1	1	0

grupo 2:

A	B	C	D
1	1	0	1
1	1	1	1
1	0	0	1
1	0	1	1

grupo 3:


A	B	C	D
1	1	1	1
1	1	1	0
1	0	1	1
1	0	1	0

grupo 4:

A	B	C	D
0	1	1	1
0	1	1	0
1	1	1	1
1	1	1	0

$$S' = \underbrace{AB}_{\text{grupo 1}} + \underbrace{AD}_{\text{grupo 2}} + \underbrace{AC}_{\text{grupo 3}} + \underbrace{BCD}_{\text{grupo 4}}$$

Esta expresión es la simplificada del chorro salida con la 1ª forma canónica



Finalmente, implementaremos esta S' simplificada con pta.s lógicas

Ejercicio 3

Sea la función booleana definida por:

$$F = \bar{A}\bar{B}\bar{C}\bar{D} + A\bar{B}\bar{C}\bar{D} + A\bar{B}C\bar{D} + ABC\bar{D} + \bar{A}B\bar{C}\bar{D} + A\bar{B}C\bar{D} + ABCD$$

- Implementar la función con puertas de cualquier número de entradas simplificando por "1".
- Implementar la función con puertas de cualquier número de entradas simplificando por "0".
- Implementar la función sólo con puertas NAND de cualquier número de entradas.
- Implementar la función sólo con puertas NOR de cualquier número de entradas.

Si nos fijamos en F, tenemos una expresión desarrollada en suma de productos (minterms \llcorner). Sabemos que en esta expresión cada término corresponde a una fila de la tabla en la que la función vale "1".


A	B	C	D	F
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	1
0	1	0	1	1
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	1
1	0	1	1	0
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

a) simplificando por unos

AB \ CD	00	01	11	10
00	0	1	1	0
01	0	1	1	0
11	0	0	1	0
10	0	0	1	1

- ①: B=1, C=0
- ②: A=1, B=1
- ③: A=1, C=1, D=0


$$F = B\bar{C} + AB + A\bar{C}\bar{D}$$



b)

AB \ CD	00	01	11	10
00	0	1	1	0
01	0	1	1	0
11	0	0	1	0
10	0	0	1	1

- ①: B=0, C=0
 - ②: B=0, D=1
 - ③: A=0, C=1
- $$F = (B+C) \cdot (B+\bar{D}) \cdot (A+\bar{C})$$



Ejercicio 4

Dada la función $F(A, B, C, D, E)$ de cinco variables, por medio de su tabla de verdad, simplificarla por el método de Karnaugh.

E	D	C	B	A	F
0	0	0	0	0	1
0	0	0	0	1	0
0	0	0	1	0	1
0	0	0	1	1	0
0	0	1	0	0	1
0	0	1	0	1	1
0	0	1	1	0	0
0	0	1	1	1	0
0	1	0	0	0	0
0	1	0	0	1	0
0	1	0	1	0	0
0	1	0	1	1	0
0	1	1	0	0	1
0	1	1	0	1	1
0	1	1	1	0	1
0	1	1	1	1	0
1	0	0	0	0	1
1	0	0	0	1	0
1	0	0	1	0	1
1	0	0	1	1	1
1	0	1	0	0	1
1	0	1	0	1	1
1	0	1	1	0	0
1	0	1	1	1	0
1	1	0	0	0	0
1	1	0	0	1	0
1	1	0	1	1	0
1	1	1	0	0	1
1	1	1	0	1	1
1	1	1	1	0	0
1	1	1	1	1	1

Esta tabla, nos hacemos 2 mapas de Karnaugh con E (imagina 3D)

$E=0$

BA \ DC	00	01	11	10
00	1	0	0	1
01	1	1	0	0
11	1	1	0	1
10	0	0	0	0

$E=L$

BA \ DC	00	01	11	10
00	1	0	1	1
01	1	1	0	0
11	1	1	1	0
10	0	0	0	0

- 3 casos 3D
- restos 2D
- $B=0, C=1$
- $D=0, C=0, A=0$
- $E=0, D=0, C=1, A=0$
- $E=L, D=0, C=0, B=1$
- $E=L, D=1, C=1, A=1$

$$F = \overline{B}\overline{C} + \overline{A}\overline{C}\overline{D} + \overline{A}CDE + B\overline{C}\overline{D}E + ACDE$$

Nota: al agrupar los 1s tenemos que cumplir las mismas normas vistas para mapas de Karnaugh de 4 y 3 variables

TEMA 4: CIRCUITOS COMBINACIONALES

Ejercicio 1

Utilizando únicamente un multiplexor de cuatro entradas de datos y dos entradas de selección se pide implementar las siguientes funciones lógicas:

- a) $F(a,b) = \bar{a}b + a\bar{b}$
- b) $F(a,b,c) = ab + ac + \bar{b}c$
- c) $F(a,b,u,w,x,y) = abu + \bar{a}\bar{b}x + \bar{a}by + \bar{a}\bar{b}w$

a) $F = \bar{a}b + a\bar{b}$

o forma estándar salida MUX 4x2 $\Rightarrow Z = \bar{Q}_0\bar{Q}_1I_0 + \bar{Q}_0Q_1I_1 + Q_0\bar{Q}_1I_2 + Q_0Q_1I_3$

\Rightarrow Como coinciden el n° de variables con el n° de entradas de control (2) asignamos a cada entrada de control una variable e identificamos

o identificando con nuestras variables

$$\begin{cases} F = \bar{a}\bar{b} \oplus \bar{a}b \oplus a\bar{b} \oplus ab \\ Z = \bar{Q}_0\bar{Q}_1 I_0 + \bar{Q}_0Q_1 I_1 + Q_0\bar{Q}_1 I_2 + Q_0Q_1 I_3 \end{cases} \Rightarrow$$

Nota: La función que nos pueden implementar es la operación **OR EXCLUSIVA (XOR)**. $\Rightarrow F = \bar{a}b + a\bar{b} = a \oplus b$

b) $F = ab + ac + \bar{b}c$

\Rightarrow Tenemos una variable más, que entradas de control \Rightarrow Vamos a tener que conectar una de las variables a las entradas de datos


o A booles, elegimos a y c como entradas de control \Rightarrow tenemos que poner en cada término que no aparezcan las variables de control, éstas

$1 = \bar{x} + x$

$$\begin{aligned} F &= ab + ac + \bar{b}c = ab(c + \bar{c}) + ac + \bar{b}c(a + \bar{a}) = \\ &= \underbrace{abc}_{\text{faltac}} + \underbrace{ab\bar{c}}_{\text{faltaa}} + ac + \underbrace{a\bar{b}c}_{\text{faltaa}} + \underbrace{\bar{a}\bar{b}c}_{\text{faltaa}} = \\ &= \underline{ac(b + \bar{b})} + \underline{a\bar{c}b} + \underline{\bar{a}c\bar{b}} = \boxed{ac + a\bar{c}b + \bar{a}c\bar{b} = F} \end{aligned}$$

o identificamos

$$\begin{cases} Z_1 = \bar{Q}_0\bar{Q}_1I_0 + \bar{Q}_0Q_1I_1 + Q_0\bar{Q}_1I_2 + Q_0Q_1I_3 \\ F = \bar{a}\bar{c} \oplus \bar{a}c \oplus a\bar{c} \oplus ac \leftarrow F = ac + a\bar{c}b + \bar{a}c\bar{b} \end{cases}$$



Nota si en el enunciado dijeran que NO podemos usar ninguna otra puerta, esta configuración NO valdría. Tendríamos que probar otra asignación de variables


$$F = ab + ac + bc$$

⇒ vamos a poner a y b como entradas de control

$$F = ab + ac(b + \bar{b}) + bc(a + \bar{a}) = ab + abc + a\bar{b}c + a\bar{b}c + \bar{a}bc = ab + a\bar{b}c + \bar{a}bc$$

identificamos


$$\begin{cases} z = \bar{c}\bar{0}I_0 + \bar{c}0I_1 + c\bar{0}I_2 + c0I_3 \\ F = \bar{a}\bar{b}c + \bar{a}b\bar{c} + a\bar{b}c + ab\bar{c} \end{cases}$$



Nota: como mucho en un MUX podemos programarlo siempre q haya solo una variable más a implementar como en el caso anterior; a no ser que esté preparado como en el siguiente ejercicio

c) $F = aby + a\bar{b}x + \bar{a}by + abw$ } identificamos ⇒

$$z = \bar{c}\bar{0}I_0 + \bar{c}0I_1 + c\bar{0}I_2 + c0I_3$$



TEMA 5: CIRCUITOS SECUENCIALES

Ejercicio 1

Diseñar un biestable J-K utilizando un biestable T con entrada de reloj.

Tabla del J-K

J	K	Q_t	Q_{t+1}	T
0	0	0	0	0
0	0	1	1	0
0	1	0	0	0
0	1	1	0	1
1	0	0	1	1
1	0	1	1	0
1	1	0	1	1
1	1	1	0	1

En aquellos filis en los que cambia la salida de Q_t a Q_{t+1} , en la función T escribimos un 1.


T	Q_{t+1}
0	Q_t
1	$\overline{Q_t}$

→ tabla de verdad de un biestable T

variables de estado nos fijamos en lo que pasa de Q_t a Q_{t+1}
 Ahora implementamos la función lógica T (simplificando por Karnaugh)

J\K	00	01	11	10
0	0	0	1	1
1	0	1	1	0

$$T = \overline{Q_t} \cdot J + Q_t \cdot K$$



How to

queremos J-K implementado con T ⇒
 ⇒ ponemos la tabla de funcionamiento de un J-K
 y a continuación ponemos la columna T. Ahora se trata de ver que pasa de Q_t a Q_{t+1} para poderlo relacionar con el funcionamiento de un T.


Q_t	Q_{t+1}	
0	0	→ se conserva ⇒ $T=0$
1	0	→ cambia ⇒ $T=1$

Ahora implementamos la función T en función de nuestras variables de estado, para este caso, J, K y Q_t


ver anexo

Utilizando un contador 74LS169 y la lógica adicional que precise realice circuitos que cumplan las siguientes especificaciones. No tenga en cuenta la inicialización de los mismos.


- 1) Contador que cuente de 0 a 15 cíclicamente.
- 2) Contador que cuente de 6 a 15 cíclicamente.
- 3) Contador que cuente de 0 a 11 cíclicamente. → igual a 4) pero con los flip-flops
- 4) Contador que cuente de 6 a 11 cíclicamente.
- 5) Contador que cuente de 15 a 0 cíclicamente. → igual a 4) pero con $k=15/5$
- 6) Contador que cuente de 15 a 6 cíclicamente. → mismo que 4) u. u. u. u.
- 7) Contador que cuente de 11 a 0 cíclicamente. → igual a 3) pero $15-5 = 10$ y con los flip-flops
- 8) Contador que cuente de 11 a 6 cíclicamente. → 2 detectores para 6 y 11 + la salida RCO → similar a 9)
- 9) Contador que cuente de 0 a 15 y de 15 a 0 cíclicamente.
- 10) Contador que cuente de 6 a 15 y de 15 a 6 cíclicamente.
- 11) Contador que cuente de 0 a 11 y de 11 a 0 cíclicamente.
- 12) Contador que cuente de 6 a 11 y de 11 a 6 cíclicamente.




11110	: 14
11111	: 15
00000	: 0
00001	: 1
...	...



cuando $Q_D Q_C Q_B Q_A \Rightarrow RCO = 0 \Rightarrow LOAD = 0$
 $1 \ 1 \ 1 \ 1$
 siguiente $0 \ 1 \ 1 \ 0 \Rightarrow RCO = 1 \Rightarrow LOAD = 1$
 sigue contando




EXTRA: sin usar RCO



// como vamos del 6 al 11:


0110	: 6
0111	: 7
1000	: 8
1001	: 9
1010	: 10
1011	: 11

basta con comprobar que por las 3 líneas nos viene a la vez un 1
 $1 \ 1 \ 1$
 \Rightarrow



la regla general para detectar unos es enchufar una NAND (sea q sea que un 0), donde sea un 0, le metemos un rezador
 ej) queremos detectar un 0'11-08'1011

9




- si $R \cdot S = 0 \Rightarrow$ conserva lo q haya en Q
- si $S = 1 \Rightarrow$ pone en Q un 1
- si $R = 1 \Rightarrow$ pone en Q un 0

hay que aprenderse esto


Búsqueda R-S

Usamos una R-S y no un biestable J-K porque no queremos que la señal dependa del reloj; queremos que la señal V/I esté preparada ANTES de que venga el ciclo (en cuanto activemos R-S)

10




10, 11, 12



10 13, 14, 15, 14, 13... 7, 6, 7, 8, 9
 tope "para arriba" tope "para abajo"


Vamos a implementar con el caso general, aunque \exists mejores optimizaciones




DATOS PARA LOS EJERCICIOS 3 y 4

CRONOGRAMA DEL CONTADOR 74LS169

Timing Diagram



DESCRIPCIÓN DEL CONTADOR 74LS169




ver anexo

Ejercicio 4

Utilizando dos contadores 74LS169 y la lógica adicional que precise realice circuitos que cumplan las siguientes especificaciones. No tenga en cuenta la inicialización de los mismos.

- ~~13)~~ Contador que cuente de 0 a 255 cíclicamente.
- ~~14)~~ Contador que cuente de 17 a 255 cíclicamente.
- 15) Contador que cuente de 0 a 96 cíclicamente.
- ~~16)~~ Contador que cuente de 17 a 96 cíclicamente.
- 17) Contador que cuente de 255 a 0 cíclicamente.
- 18) Contador que cuente de 255 a 17 cíclicamente.
- 19) Contador que cuente de 96 a 0 cíclicamente.
- 20) Contador que cuente de 96 a 17 cíclicamente.
- 21) Contador que cuente de 0 a 255 y de 255 a 0 cíclicamente.
- ~~22)~~ Contador que cuente de 17 a 255 y de 255 a 17 cíclicamente.
- ~~23)~~ Contador que cuente de 0 a 96 y de 96 a 0 cíclicamente.
- 24) Contador que cuente de 17 a 96 y de 17 a 96 cíclicamente.

13)




c1	c2
0000	0000
0000	0001
0000	0010
0000	0011
0000	0100
0000	0101
0000	0110
0000	0111
0001	0000
0001	0001
0001	0002
0001	0003
0001	0004
0001	0005
0001	0006
0001	0007
0001	0008
0001	0009
0001	0010
0001	0011
0001	0012
0001	0013
0001	0014
0001	0015
0001	0016
0001	0017
0001	0018
0001	0019
0001	0020
0001	0021
0001	0022
0001	0023
0001	0024
0001	0025
0001	0026
0001	0027
0001	0028
0001	0029
0001	0030
0001	0031
0001	0032
0001	0033
0001	0034
0001	0035
0001	0036
0001	0037
0001	0038
0001	0039
0001	0040
0001	0041
0001	0042
0001	0043
0001	0044
0001	0045
0001	0046
0001	0047
0001	0048
0001	0049
0001	0050
0001	0051
0001	0052
0001	0053
0001	0054
0001	0055
0001	0056
0001	0057
0001	0058
0001	0059
0001	0060
0001	0061
0001	0062
0001	0063
0001	0064
0001	0065
0001	0066
0001	0067
0001	0068
0001	0069
0001	0070
0001	0071
0001	0072
0001	0073
0001	0074
0001	0075
0001	0076
0001	0077
0001	0078
0001	0079
0001	0080
0001	0081
0001	0082
0001	0083
0001	0084
0001	0085
0001	0086
0001	0087
0001	0088
0001	0089
0001	0090
0001	0091
0001	0092
0001	0093
0001	0094
0001	0095
0001	0096
0001	0097
0001	0098
0001	0099
0001	0100
0001	0101
0001	0102
0001	0103
0001	0104
0001	0105
0001	0106
0001	0107
0001	0108
0001	0109
0001	0110
0001	0111
0001	0112
0001	0113
0001	0114
0001	0115
0001	0116
0001	0117
0001	0118
0001	0119
0001	0120
0001	0121
0001	0122
0001	0123
0001	0124
0001	0125
0001	0126
0001	0127
0001	0128
0001	0129
0001	0130
0001	0131
0001	0132
0001	0133
0001	0134
0001	0135
0001	0136
0001	0137
0001	0138
0001	0139
0001	0140
0001	0141
0001	0142
0001	0143
0001	0144
0001	0145
0001	0146
0001	0147
0001	0148
0001	0149
0001	0150
0001	0151
0001	0152
0001	0153
0001	0154
0001	0155
0001	0156
0001	0157
0001	0158
0001	0159
0001	0160
0001	0161
0001	0162
0001	0163
0001	0164
0001	0165
0001	0166
0001	0167
0001	0168
0001	0169
0001	0170
0001	0171
0001	0172
0001	0173
0001	0174
0001	0175
0001	0176
0001	0177
0001	0178
0001	0179
0001	0180
0001	0181
0001	0182
0001	0183
0001	0184
0001	0185
0001	0186
0001	0187
0001	0188
0001	0189
0001	0190
0001	0191
0001	0192
0001	0193
0001	0194
0001	0195
0001	0196
0001	0197
0001	0198
0001	0199
0001	0200
0001	0201
0001	0202
0001	0203
0001	0204
0001	0205
0001	0206
0001	0207
0001	0208
0001	0209
0001	0210
0001	0211
0001	0212
0001	0213
0001	0214
0001	0215
0001	0216
0001	0217
0001	0218
0001	0219
0001	0220
0001	0221
0001	0222
0001	0223
0001	0224
0001	0225
0001	0226
0001	0227
0001	0228
0001	0229
0001	0230
0001	0231
0001	0232
0001	0233
0001	0234
0001	0235
0001	0236
0001	0237
0001	0238
0001	0239
0001	0240
0001	0241
0001	0242
0001	0243
0001	0244
0001	0245
0001	0246
0001	0247
0001	0248
0001	0249
0001	0250
0001	0251
0001	0252
0001	0253
0001	0254
0001	0255


RCO ||
 0000 1110 en este momento
 0000 1111 se habilita (sda
 0001 0000 vez) cuenta en
 0001 1111 u
 0010 0000

Las entradas que no usemos →
 ⇒ las ponemos a tierra (activos)

14)




16)




detectamos: 0110 0000
 orgamos: 0001 0000


realmente solo nos
 hace falta detectar
 estas 2 sumas
 ↓




22, 23, 24




22// tipo por arriba = 255 (1111 1111)
 a n abajo = 17 (0001 0001)



23// tipo por arriba = 96 (0110 0000)
 a n abajo = 0 (0000 0000)



(0110 0000)
 24// tipo por arriba = 96
 tipo por abajo = 17
 (0001 0001)



Ejercicio 5

Disefie un contador que cuente cíclicamente de 0 a 15 utilizando cuatro biestables J-K y la lógica adicional que precise.

Qt estado actual				Qt+1 estado next				Biest 3		Biest 2		Biest 1		Biest 0	
Q3	Q2	Q1	Q0	Q3	Q2	Q1	Q0	J3	K3	J2	K2	J1	K1	J0	K0
0	0	0	0	0	0	0	1	0	X	0	X	0	X	1	X
0	0	0	1	0	0	1	0	0	X	0	X	1	X	X	1
0	0	1	0	0	0	1	1	0	X	0	X	X	0	1	X
0	0	1	1	0	1	0	0	0	X	1	X	X	1	1	X
0	1	0	0	0	1	0	1	0	X	X	0	1	X	X	1
0	1	0	1	0	1	1	0	0	X	X	0	X	0	1	X
0	1	1	0	0	1	1	1	1	X	X	1	X	1	X	1
0	1	1	1	1	0	0	0	1	X	0	X	0	X	1	X
1	0	0	0	1	0	0	1	X	0	0	X	1	X	X	1
1	0	0	1	1	0	1	0	X	0	0	X	X	0	1	X
1	0	1	0	1	0	1	1	X	0	1	X	X	1	X	1
1	0	1	1	1	1	0	0	X	0	1	X	0	X	1	X
1	1	0	0	1	1	0	1	X	0	X	0	1	X	X	1
1	1	0	1	1	1	1	0	X	0	X	0	X	0	1	X
1	1	1	0	1	1	1	1	X	0	X	0	X	0	1	X
1	1	1	1	0	0	0	0	X	1	X	1	X	1	X	1

Tabla normal

J	K	Qt	Qt+1
0	0	0	0
0	1	0	1
1	0	1	0
1	1	1	1

¿cambiar algo en Qt+1?

Tabla p. 77

Q	Qt+1	J	K
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

Tabla de transiciones

Tabla de excitaciones

las variables son las del estado actual

⇒ Nuestro trabajo es implementar cada una de las funciones desde J_3, K_3 hasta J_0, K_0 de la manera + simplificada

** $J_0 = 1, K_0 = 1$

** nos fijamos en Q_0 y en las columnas J_1 y K_1 . Como en los X podemos poner lo que queramos ⇒ $Q_1 = J_1 = K_1$

** $J_2 = Q_1 \cdot Q_0$
 $K_2 = Q_1 \cdot Q_0$

elegimos los valores de X para que las agrupaciones de unos sean las + grandes posibles

Q1/Q0	00	01	11	10
00	X	X	X	X
01	0	0	1	0
11	0	0	1	0
10	X	X	X	X

** J_3 :


$Q_3 Q_2$ \ $Q_1 Q_0$	00	01	11	10
00	0	0	0	0
01	0	0	1	0
11	X	X	X	X
10	X	X	X	X

K_3 :

$Q_3 Q_2$ \ $Q_1 Q_0$	00	01	11	10
00	X	X	X	X
01	X	X	X	X
11	0	0	1	0
10	0	0	0	0

$J_3 = Q_2 Q_1 Q_0$

$K_3 = Q_2 Q_1 Q_0$



TEMA 6: TEORÍA DE AUTÓMATAS

Ejercicio 1

Diseñar un circuito secuencial con una entrada y una salida que reconozca la cadena "010".
utilizando biestables S-K

Definimos los siguientes estados:


q_1 = "El último bit ha sido un 1"

q_2 = "El último bit ha sido un 0"

q_3 = "Los dos últimos bits han sido 01 en ese orden"

q_4 = "Los tres últimos bits han sido 010 en ese orden"

El diagrama de Moore del Autómata finito reconocedor de la cadena "010" es el siguiente.



Como hay cuatro estados necesitaremos dos biestables. Hagamos la siguiente asignación de estados $q_1 = 00$; $q_2 = 01$; $q_3 = 10$; $q_4 = 11$. Con ello podemos escribir la tabla de transiciones en binario y, al mismo tiempo, para cada transición, las entradas de los biestables. Implementaremos el circuito con biestables JK.

e	$q(t)$		s	$q(t+1)$		J_1	K_1	J_2	K_2
0	0	0	0	0	1	0	x	1	x
0	0	1	0	0	1	0	x	x	0
0	1	0	0	1	1	x	0	1	x
0	1	1	1	0	1	x	1	x	0
1	0	0	0	0	0	0	x	0	x
1	0	1	0	1	0	1	x	x	1
1	1	0	0	0	0	x	1	0	x
1	1	1	1	1	0	x	0	x	1

En un autómata de Moore cada estado tiene una única salida asociada

Minimizamos por Karnaugh las cuatro últimas columnas que son las correspondientes a los biestables J-K. Llamamos Q_1 y Q_2 a las (salidas de los biestables) al primero y segundo dígito de q .

Para J_1 :

	00	01	11	10
0	0	0	x	x
1	0	1	x	x

$$J_1 = e \cdot Q_2$$

Para K_1 :

	00	01	11	10
0	x	x	1	0
1	x	x	0	1

$$K_1 = \bar{e} \cdot Q_2 + e \cdot \bar{Q}_2 = e \oplus Q_2$$

Para J_2 :

$e \backslash Q_1 Q_2$	00	01	11	10
0	1	x	x	1
1	0	x	x	0

$$J_2 = \bar{e}$$

Se puede ver a ojo, sin utilizar Karnaugh, en la tabla de transiciones.

Para K_2 :

$e \backslash Q_1 Q_2$	00	01	11	10
0	x	0	0	x
1	x	1	1	x

$$K_2 = e$$


Se puede ver a ojo, sin utilizar Karnaugh, en la tabla de transiciones.

Para S :


$e \backslash Q_1 Q_2$	00	01	11	10
0	0	0	1	0
1	0	0	1	0

$$S = Q_1 \cdot Q_2$$

El circuito implementado es el siguiente:



Diseñar un circuito secuencial con una entrada y una salida que reconozca la cadena "010".





1) Definimos los estados:

- $q_1 \equiv$ "el último bit recibido ha sido un 1"
- $q_2 \equiv$ " " " " " " " "
- $q_3 \equiv$ " los dos últimos bits recibidos han sido 0 y 1 "
- $q_4 \equiv$ " los 3 " " " " " " " "

2) Diagrama de estados

Leyenda:



3) Asignamos nombres binarios a los estados (da igual cual pongas a que estado)

$q_1 \equiv 00$ $q_2 \equiv 01$ $q_3 \equiv 10$ $q_4 \equiv 11$

Nota: tabla transiciones biest. D

D	Q(t)	Q(t+1)
0	0	0
0	1	0
1	0	1
1	1	1

$Q_{t+1} = D$

Como enumeramos los estados usando 2 dígitos necesitamos dos biestables

para generar las transiciones de cada uno de los dígitos

e	q(t)		s	q(t+1)		D1	D2
0	0	0	0	0	1	0	1
0	0	1	0	0	1	0	1
0	1	0	0	1	1	1	1
0	1	1	1	0	1	0	1
1	0	0	0	0	0	1	0
1	0	1	0	1	0	0	0
1	1	0	0	0	0	0	0
1	1	1	1	1	0	1	0

e = entrada
s = salida

variables de estado

Tabla de transiciones

salida estado siguiente tabla de excitaciones

D1 = este biestable se encarga del MSB del estado
D2 = del LSB
(*) q pasa si en el estado $q(t) = 00 \equiv q_1$, por nos llega una entrada = 0, p.ej.

Por ser una **máquina de Moore** la salida no depende de la entrada (no directamente), sólo depende del estado ACTUAL, así que su tabla de Verdad se puede simplificar:

q(t)	S
00	0
01	0
10	0
11	1

Por tanto la salida se pondrá cuando CLK \uparrow

Nota: usamos máquina de Moore porque no obligan a usar ninguna máquina en especial (Moore o Mealy)

4) Simplificamos por Karnaugh las funciones D_1 y D_2 (entradas de los biestables) y S (salida del circuito)

Notación
 $q(t) = q_1 q_2$
 $\uparrow \uparrow$
 MSB LSB

D_1 :

$q_1 q_2$	00	01	11	10
e	0	0	0	1
0	0	0	0	1
1	0	1	1	0

$$D_1 = \bar{e} q_1 \bar{q}_2 + e q_2$$

D_2 :


$q_1 q_2$	00	01	11	10
e	0	1	1	1
0	0	1	1	1
1	0	0	0	0

$$D_2 = \bar{e}$$

S: \rightarrow no hace realmente falta Karnaugh: $S = q_1 q_2$

q_1	0	1
q_2	0	0
1	0	1

5) Implementación del circuito




Ejercicio 3

Resuelto

(Chungo)

Dibuje el diagrama de estados de un autómata de Moore que tiene dos entradas de 1 bit cada una (T y U) y una única salida de un solo bit (S). Este autómata deberá poner su salida a 1 cada vez que se activen simultáneamente las señales T y U. Las salida sólo volverá a cero cuando T y U sean diferentes entre si.



Ejercicio 2


1. Realizar un biestable J-K síncrono a partir de un biestable D síncrono.
 2. Realizar un biestable D síncrono a partir de un J-K síncrono.
- Explique los diseños utilizando tablas de verdad y de excitaciones.

Ejercicio 4
Resuelto

(e)hwags

Dibuje el diagrama de estados de un autómata de Moore que posee una entrada (T) de un solo bit por la que se recibe en sincronía con el reloj una serie de datos. El autómata debe activar la salida (S) cuando se detecte una secuencia de 3 bits consecutivos iguales (o lo que es lo mismo la secuencia 000 o la secuencia 111).

Cuando se detecte una de estas dos secuencias debe activarse la salida durante un pulso de reloj comenzando a partir de ese instante a detectar una nueva secuencia.




Ejercicio 5
Resuelto

(chungo)

Dibuje el diagrama de estados de un autómata de Moore que modele un detector de la secuencia 11011. Dicha secuencia se recibe a través de una entrada (In) por la que llegan los bits en serie, en sincronismo con el reloj. El detector debe poner su salida (Out) a nivel alto durante un pulso de reloj, cada vez que se detecte la secuencia.

Los bits que forman parte de una secuencia, pueden formar parte también de la siguiente, es decir, si se recibe la serie bits ...11011011..., la salida Out debería activarse dos veces, después del quinto y después del octavo bit.




Ejercicio 6

Resuelto

(Chungo)

Realice el diagrama de estados de un contador que funcione de la siguiente manera:


- El contador realiza de forma cíclica una cuenta ascendente generando la siguiente secuencia de números: 1, 3, 6, 9 y 12.
- Dispone de una entrada de control que es una habilitación de la cuenta y debe ser activa a nivel bajo (/EN).
- Dispone de una segunda señal de control que resetea la cuenta llevando al contador al primer estado de cuenta. Esta señal de reset debe ser activa a nivel alto (RST). En caso de que el contador esté deshabilitado y se active la señal de reset el contador debe permanecer en el valor de cuenta en el que se encuentre.



Ejercicio 7
Resuelto

(chungo)

Dibuje el diagrama de estados de un autómata de Moore que tiene una única entrada de 1 bit (**D**) y una única salida también de un solo bit (**S**). Este autómata deberá activar su salida durante 1 solo ciclo de reloj al terminar un pulso a nivel alto de la entrada, siempre que ese pulso haya durado exactamente 2 ó 3 ciclos de reloj. Suponga que la señal de entrada solo puede variar en sincronía con el reloj del sistema.




Ejercicio 8

Resuelto

Dibuje el diagrama de estados de un autómata de Moore que posee una entrada (T) de un bit por la que se recibe en sincronía con el reloj una serie de datos. El autómata debe activar la salida (S) cuando se detecten las secuencias 010 ó 101.

Cuando se detecte una de estas dos secuencias debe activarse la salida durante un pulso de reloj comenzando a partir de ese instante a detectar una nueva secuencia.

(hugo)




Ejercicio 9

Resuelto

(eLungo)

Realice el diagrama de estados de un autómata de Moore que funcione como un contador que siga la secuencia: 00, 01, 10, 11, 00... cuando la entrada BIN esté activa (a nivel alto) y siga la secuencia 00, 01, 11, 10, 00... cuando la entrada GRAY esté activa (a nivel alto). Si ninguna de estas dos entradas está activa, el contador permanecerá en el estado en que se encuentre.

Nota: La entrada BIN tiene preferencia sobre GRAY.





Ejercicio 10

Resuelto

(chuncho)


Dibuje el diagrama de estados de un autómata de Moore que posee una entrada (RST) de un solo bit que se activa y desactiva siempre en sincronía con la señal de reloj. El autómata debe generar una señal periódica de periodo 3 ciclos de reloj a través de su salida (S) en la que los 2 primeros ciclos de reloj debe estar a nivel bajo y el otro a nivel alto.

Si durante el funcionamiento se activa la señal RST (activa a nivel alto) el sistema debe comenzar de nuevo permaneciendo en el estado inicial hasta que se desactive la señal de RST. El comportamiento del sistema se puede apreciar en la siguiente figura.



(fail)

Obtenga la tabla de transiciones para el autómata descrito por el diagrama de estados de la figura siguiente.



Indique claramente la codificación de estados que emplee.

Codificación de estados:

- NADA: 00
- MAL: 01
- BIEN: 10
- NO SÉ: 11


Q ₁	Q ₀	I ₁	I ₀	D ₁	D ₀	S ₁	S ₀
0	0	0	0	1	1		
0	0	0	1	1	0	0	0
0	0	1	0	1	1		
0	0	1	1	1	0		
0	1	0	0	1	0		
0	1	0	1	1	0	0	1
0	1	1	0	0	1		
0	1	1	1	0	0		
1	0	0	0	0	0		
1	0	0	1	1	0	1	0
1	0	1	0	0	1		
1	0	1	1	1	0		
1	1	0	0	1	1		
1	1	0	1	1	1	1	1
1	1	1	0	0	0		
1	1	1	1	0	0		

Ejercicio 12

Resuelto

fácil)

Obtenga la tabla de transiciones, incluyendo las salidas, para el autómata descrito por el diagrama de estados de la figura siguiente. Indique claramente la codificación de estados que emplee.



START	00
WAIT	01
STOP	10

Estado Actual		Entradas		Estado Futuro		Salidas	
Q ₁ (t)	Q ₀ (t)	A	B	Q ₁ (t+1)	Q ₀ (t+1)	S ₁	S ₀
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0
0	0	1	0	0	0	0	0
0	0	1	1	0	1	0	0
0	1	0	0	0	0	0	1
0	1	0	1	0	0	0	1
0	1	1	0	1	0	0	1
0	1	1	1	0	1	0	1
1	0	0	0	0	0	1	0
1	0	0	1	0	0	1	0
1	0	1	0	1	0	1	0
1	0	1	1	1	0	1	0


(fácil)

La tabla de transiciones de la figura siguiente se corresponde con la de un autómata de Moore. Represente el diagrama de estados que da lugar a esta tabla.

Estado Presente		Entrada	Estado Futuro		Salida
$Q_1(t)$	$Q_0(t)$		$Q_1(t+1)$	$Q_0(t+1)$	
0	0	0	0	0	0
0	0	1	1	0	0
0	1	0	0	1	1
0	1	1	0	0	1
1	0	0	1	0	0
1	0	1	1	1	0
1	1	0	0	0	1
1	1	1	0	1	1

Codificación de estados:

Estado A: $Q_1=0$ $Q_0=0$
 Estado B: $Q_1=0$ $Q_0=1$
 Estado C: $Q_1=1$ $Q_0=0$
 Estado D: $Q_1=1$ $Q_0=1$




Ejercicio 14
Resuelto

Dibuje el diagrama de estados de un autómata de Mealy que tiene 1 entrada (X) de un solo bit por la que se reciben bits en serie y una salida (S) también de un solo bit.

Este autómata generará en su salida la secuencia "11" cada vez que se detecte en la entrada la secuencia "001", permaneciendo S a cero en caso contrario.

Mealy
(i changed)




Ejercicio 15
Resuelto

Mealy
(+chungo)

Dibuje el diagrama de estados de un autómata de Mealy que tiene dos entradas (TIC y STOP) y una salida (ALARMA) todas ellas de un bit y activas a nivel alto. El comportamiento de cada una de estas señales es el siguiente:

- La señal TIC se activa en sincronía con la señal de reloj y durante un ciclo de éste una vez cada segundo.
- La señal STOP puede activarse en cualquier momento en sincronía con la señal de reloj y durante un ciclo de éste. Esta señal es más prioritaria que la señal TIC.
- La señal de ALARMA debe activarse cuando se hayan recibido 4 pulsos de TIC desde la última activación de STOP y desactivarse cuando se reciba un pulso de STOP. Si se activa la señal de STOP antes de que se haya finalizado la cuenta de los 4 pulsos debe comenzarse de nuevo.




Ejercicio 16
Resuelto

Mealy
(+ changes)

Dibuje el diagrama de estados de un autómata de Mealy para realizar un detector de secuencias que recibe a través de dos entradas A y B, y siempre en sincronía con el reloj, los datos de la secuencia que se desea detectar.


El sistema posee una única salida (S) activa a nivel alto que debe activarse cuando los bits recibidos por A y B sean iguales (los dos cero o los dos uno) durante al menos tres ciclos de reloj. Una vez detectada la secuencia, la salida debe permanecer activa hasta que se detecten por primera vez dos datos diferentes (un cero y un uno o viceversa).



Ejercicio 17
Resuelto

fol

Obtenga la tabla de transiciones incluyendo las salidas para el autómata descrito por el diagrama de estados de la figura siguiente. Emplee la tabla que se indica para codificar los estados.




Codificación Estados	Q2	Q1	Q0
NO	0	0	0
SI	0	0	1
NS/NC	0	1	0
NULO	0	1	1
ABSTENCION	1	0	0

Estado Actual			Entrada	Estado Futuro			Salida
Q2	Q1	Q0	A	Q2	Q1	Q0	S
0	0	0	0	1	0	0	1
0	0	0	1	0	0	0	0
0	0	1	0	0	1	0	1
0	0	1	1	0	0	0	1
0	1	0	0	0	1	0	0
0	1	0	1	0	0	1	0
0	1	1	0	0	0	0	0
0	1	1	1	0	1	0	0
1	0	0	0	0	0	0	1
1	0	0	1	0	1	1	1

Obtenga la tabla de transiciones del circuito representado por el diagrama de estados de la figura siguiente.

Nota: Codifique los estados en binario, por orden alfabético.

(fals)



Estado, Q2 Q1 Q0

A 000

B 001

C 010

D 011

E 100


Q2	Q1	Q0	X	D2	D1	D0	S
0	0	0	0	0	1	0	0
0	0	0	1	0	0	0	0
0	0	1	0	0	0	1	0
0	0	1	1	0	0	0	0
0	1	0	0	0	1	1	0
0	1	0	1	0	1	0	1
0	1	1	0	0	1	1	0
0	1	1	1	1	0	0	0
1	0	0	0	0	0	1	1
1	0	0	1	0	0	0	0
1	0	1	0	X	X	X	X
1	0	1	1	X	X	X	X
1	1	0	0	X	X	X	X
1	1	0	1	X	X	X	X
1	1	1	0	X	X	X	X
1	1	1	1	X	X	X	X

Ejercicio 19
Resuelto

Obtenga la tabla de transiciones del circuito representado por el diagrama de estados de la figura siguiente.

Nota: Realice la siguiente codificación de estados: S0=00, S1=01, S2=10, S3=11.

(fácil)



Q1	Q0	X	D1	D0	Z
0	0	0	0	0	0
0	0	1	0	1	1
0	1	0	1	0	1
0	1	1	1	1	0
1	0	0	0	0	1
1	0	1	0	1	0
1	1	0	1	0	0
1	1	1	1	1	1


Analice la tabla de transiciones siguiente:

Estado Actual		Entrada	Estado Futuro		Salida
$Q_1(t)$	$Q_0(t)$		$Q_1(t+1)$	$Q_0(t+1)$	
0	0	0	0	0	1
0	0	1	1	0	0
0	1	0	0	1	1
0	1	1	1	0	1
1	0	0	0	1	1
1	0	1	1	0	0
1	1	0	1	1	0
1	1	1	1	0	0


Indique, justificando su respuesta, si corresponde a un autómata de Mealy o de Moore.

Represente el diagrama de estados correspondiente a la tabla. Indique claramente la codificación de estados que emplee.

Es un autómata de Mealy porque la salida depende del estado y de la entrada. Por ejemplo, estando en el estado "00" la salida puede valer 1 ó 0, dependiendo del valor de la entrada. Lo mismo ocurre en el estado "10".



Q_1	Q_0	Estado
0	0	A
0	1	B
1	0	C
1	1	D



Ejercicio 21
Resuelto

La tabla de transiciones de la figura siguiente se corresponde con la de un autómata de Mealy. Represente el diagrama de estados que da lugar a esta tabla.

(facil)


Estado Presente		Entrada	Estado Futuro		Salida
$Q_1(t)$	$Q_0(t)$		$Q_1(t+1)$	$Q_0(t+1)$	
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	0	0
0	1	1	1	0	0
1	0	0	0	0	1
1	0	1	1	0	0

Codificación de estados:

Estado 0: $Q_0=Q_1=0$

Estado 1: $Q_1=0$ $Q_0=1$

Estado 2: $Q_1=1$ $Q_0=0$




CEDG

Problemas de

examen

5. Determinar la función realizada por el circuito CMOS de la figura razonando la respuesta.

* Ejercicio
Raro: hay
a invertir !!



Uso lógica proposicional :

$$\boxed{X=1} \iff (T_2=0V) \vee (T_1=0V \wedge (T_3=0V \vee T_4=0V \vee T_5=0V)) \iff$$

$$\iff (A=0) \vee (B=0 \wedge (C=0 \vee D=0 \vee E=0)) \iff$$

$$\iff \bar{A} + \bar{B} \cdot (\bar{C} + \bar{D} + \bar{E}) = X \text{ para simplificar ...}$$

$$X = \bar{A} + \bar{B}(\bar{C} + \bar{D} + \bar{E}) = \bar{A} + \bar{B}(\overline{CDE}) = \bar{A} + \overline{B+CDE} = \overline{A \cdot (B+CDE)}$$

pero estoy buscando $f = \bar{X} = A \cdot (B + CDE)$.

Y si estaba buscando la \bar{X} ... podría haber llamado el circuito para $X=0$:

$$\boxed{X=0} \iff (T_7=0V) \wedge (T_{10}=0V \vee (T_9=0V \wedge T_{11}=0V \wedge T_{12}=0V)) \iff$$

$$\iff (A=1) \wedge (B=1 \vee (C=1 \wedge D=1 \wedge E=1)) \iff$$

$$\begin{matrix} \wedge \equiv 1 & = & 0 \\ \vee \equiv 0 & = & + \end{matrix}$$

$$\iff A \cdot (B + (C \cdot D \cdot E)) = \bar{X} \text{ ¡y la tenía directa!}$$

$$\boxed{\bar{X} = A(B + CDE)} = f //$$

(pero efectivamente, por cables celulares solo).

PROBLEMA 3: (15 puntos)


El circuito de la figura representa un sistema simplificado de lectura en una memoria EPROM de 16X1 bits. Los Flip-flops del registro de entrada y el de salida son idénticos y sus características son:

Tiempo de propagación: $t_{pp}=5ns$

Tiempo de hold: $t_h=1,5ns$

Tiempo de set-up: $t_{su}=2ns$


esto es un registro de biestables (en este caso 4 biestables en paralelo)



En cuanto a la memoria, su tiempo de acceso es $T_{acc}=23ns$ (Tiempo que transcurre desde que ponemos una dirección en su bus de direcciones hasta que aparece el dato correcto en su bus de datos) y su salida es *tri-state* cuando el *chip select* esté desactivado. Con estos datos se pide:

3.1) Calcular la Frecuencia máxima de la señal de reloj que garantice un correcto funcionamiento del circuito.


3.2) Suponiendo que se quiera aumentar la frecuencia de la señal de reloj, y que únicamente se disponga de memorias EPROM de 16X1 descritas anteriormente, de EPROM de 8X1 con un tiempo de acceso de 13ns y cualquier tipo de puerta lógica con un tiempo de retardo de 3 nseg., rediseñe el circuito y calcule la máxima frecuencia que podrá alcanzar ahora la señal de reloj. (SE VALORARÁ LA SENCILLEZ DEL CIRCUITO)



$$T_{min} = 5 + 23 + 2 = 30 \text{ ns}$$

$$f_{max} = \frac{1}{30} \text{ ns} = 33,3 \text{ MHz}$$


3.2 Asociación de memorias



El bit A0 (el MSB) de direcciones va a hacer de chip-select, habilitando en cada caso la memoria a la que tiene que irse a buscar el dato


$$A_0 = 0 \rightarrow \text{MEM0}$$

$$A_0 = 1 \rightarrow \text{MEM1}$$



Podemos conectar ambas salidas al mismo cable gracias al chip-select ($\overline{\text{CS}}$) ya que cuando se está accediendo a una, la otra estará en alta impedancia (High Z) (supondrá un circuito abierto)

Calculamos ahora la máxima frecuencia:



$$T_{min} = 5 + 3 + 13 + 2 = 23 \text{ ns}$$

$$f_{max} = \frac{1}{T_{min}} = \underline{43,48 \text{ MHz}}$$

FEBRERO 1998

3. Se desea diseñar un sistema para el control de un puesto de peaje automático en una autopista (Ver figura 1). Inicialmente, a la entrada del puesto hay un semáforo en verde indicativo de que el vehículo puede pasar ($IN = 1$).


Cuando el vehículo entra a la sección del peaje, un sensor detecta el paso y genera una señal ($SENIN = 1$), de duración un ciclo de reloj; momento en el que se debe cambiar a rojo el semáforo de entrada ($IN = 0$).

La máquina de cobro, espera recibir la cantidad correcta de dinero, momento en el que activa la señal ($OK = 1$) durante un ciclo de reloj. Mientras que no se deposite el dinero correcto, el semáforo de salida permanecerá en rojo ($OUT = 0$), y cuando se haya depositado la cantidad correcta, éste pasará a verde ($OUT = 1$).

Un sensor de salida detecta el paso del vehículo, y activa la señal $SENOUT = 1$ durante un ciclo de reloj, momento en el que se tiene que poner en verde el semáforo de entrada ($IN = 1$) y en rojo el de salida ($OUT = 0$), para permitir la entrada de un nuevo vehículo.

Todas las señales son sincronas con la señal de reloj CLK .

Nota: Ningún vehículo se saltará nunca un semáforo en rojo.



Se pide:

3.1. Diseñe el diagrama de estados del sistema de control. Indique claramente qué representa cada uno de los estados que pinte. Indique también el tipo de autómatas que ha obtenido (Moore o Mealy).
Tenga en cuenta que en cada estado hay entradas que son posible, y otras que no lo son.

3.2. Complete la tabla de transiciones, empleando biestables tipo J-K.


ESTADO (T)		ENTRADA			ESTADO (T+1)		SALIDA		EXCITACIÓN BIESTABLES			
Q1	Q2	SENIN	SENOUT	OK	Q1	Q2	IN	OUT	J1	K1	J2	K2
0	0	0	0	0	0	0	1	0	0	X	0	X
0	0	0	0	1	-	-	-	-	-	-	-	-
0	0	0	1	0	-	-	-	-	-	-	-	-
0	0	0	1	1	-	-	-	-	-	-	-	-
0	0	1	0	0	0	1	1	0	0	X	1	X
0	0	1	0	1	-	-	-	-	-	-	-	-
0	0	1	1	0	-	-	-	-	-	-	-	-
0	0	1	1	1	-	-	-	-	-	-	-	-
0	1	0	0	0	0	1	0	0	0	X	X	0
0	1	0	0	1	1	0	0	0	1	X	X	1
0	1	0	1	0	-	-	-	-	-	-	-	-
0	1	0	1	1	-	-	-	-	-	-	-	-
0	1	1	0	0	-	-	-	-	-	-	-	-
0	1	1	0	1	-	-	-	-	-	-	-	-
0	1	1	1	0	-	-	-	-	-	-	-	-
0	1	1	1	1	-	-	-	-	-	-	-	-
1	0	0	0	0	1	0	0	1	X	0	0	X
1	0	0	0	1	-	-	-	-	-	-	-	-
1	0	0	1	0	0	0	0	1	X	1	0	X
1	0	0	1	1	-	-	-	-	-	-	-	-
1	0	1	0	0	-	-	-	-	-	-	-	-
1	0	1	0	1	-	-	-	-	-	-	-	-
1	0	1	1	0	-	-	-	-	-	-	-	-
1	0	1	1	1	-	-	-	-	-	-	-	-
1	1	0	0	0	-	-	-	-	-	-	-	-
1	1	0	0	1	-	-	-	-	-	-	-	-
1	1	0	1	0	-	-	-	-	-	-	-	-
1	1	0	1	1	-	-	-	-	-	-	-	-
1	1	1	0	0	-	-	-	-	-	-	-	-
1	1	1	0	1	-	-	-	-	-	-	-	-
1	1	1	1	0	-	-	-	-	-	-	-	-
1	1	1	1	0	-	-	-	-	-	-	-	-
1	1	1	1	1	-	-	-	-	-	-	-	-

De las salidas IN y OUT, tan solo en función del estado.

Nota: En caso de que obtenga un autómatas de Moore, no rellene las columnas correspondientes a las salidas. Haga una pequeña tabla que suministre las salidas (IN y OUT), tan solo en función del estado.

3.3. Obtener las expresiones simplificadas de las salidas IN y OUT, así como de las entradas al biestable 2: J2 y K2.

3.1 Tenemos 3 estados:





Autómata con 3 entradas (SENIN, SENOUT, OK)
2 salidas (IN, OUT)

$q_1 \equiv$ peaje vacío

$q_2 \equiv$ vehículo en peaje (aún no ha pagado)

$q_3 \equiv$ vehículo en peaje (ya ha pagado)

Legenda.



Hemos planteado una máquina de Moore, en la que la salida está asociada sólo al estado (no a la entrada, directamente)

3.2 Asignamos números binarios a los estados

$q_1 \equiv 00$
$q_2 \equiv 01$
$q_3 \equiv 10$

$010 \neq$ estado 11

Nota: todas las demás filas no tienen sentido porque:

> el estado 11 NO existe

> no existen entradas con más de un sensor activado

\Rightarrow

-	X	X
---	---	---

no importa lo q salga

Para la tabla de excitaciones recordemos la tabla de transiciones de un J-K:

Q_t	Q_{t+1}	J	K
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

(sigue en la otra página)

(sigue en la otra página)

Por último, la tabla de salida se puede "sacar" porque no depende de todas las variables:

Q_1	Q_2	IN	OUT
0	0	1	0
0	1	0	0
1	0	0	1
1	1	X	X

3.3 $\overline{IN} = \{\text{poniendo } X = \emptyset\} = \overline{Q_1} \cdot \overline{Q_2} = \overline{Q_1 + Q_2}$

$\{\text{poniendo } X = 1\} = \overline{Q_1 \oplus Q_2} = \overline{Q_1 \overline{Q_2} + Q_1 Q_2}$

$\overline{OUT} = \{\text{poniendo } X = 1\} = \overline{Q_1}$ (lo + simple !!)

$\{\text{ " } X = \emptyset\} = Q_1 \cdot \overline{Q_2}$ (NOT y AND)

para JZ:

SI SENIN
SO SENOUT

$Q_1 = \emptyset$

Q_2 SI	00	01	11	10
SO OK	00	01	11	10
00	0	1	X	X
01	X	X	X	X
11	X	X	X	X
10	X	X	X	X

$J_2 = SENIN$

$Q_1 = 1$

Q_2 SI	00	01	11	10
SO OK	00	01	11	10
00	0	X	X	X
01	X	X	X	X
11	X	X	X	X
10	0	X	X	X

para KZ:

$Q_1 = \emptyset$

Q_2 SI	00	01	11	10
SO OK	00	01	11	10
00	X	X	X	0
01	X	X	X	1
11	X	X	X	X
10	X	X	X	X

$K_2 = OK$

$Q_1 = 1$

Q_2 SI	00	01	11	10
SO OK	00	01	11	10
00	X	X	X	X
01	X	X	X	X
11	X	X	X	X
10	X	X	X	X

SUMADORES
MULTIPLICADOR

2 Diseño de un multiplicador rápido

Queremos diseñar un multiplicador de dos palabras de cuatro bits $A_3..A_0$ y $B_3..B_0$ que nos permita obtener el resultado $P_7..P_0$ de una forma rápida.

2.1 Definición de la operación de multiplicación (5 puntos)

Rellene la siguiente tabla con los productos parciales que sean necesarios para obtener el resultado P (Producto).

los ϕ_i y las cajas de colores, sup para el ejercicio 2.2

				A3	A2	A1	A0
			*	B3	B2	B1	B0
T0		acarreo	ϕ_3	$A_3 \cdot B_0$	$A_2 \cdot B_0$	$A_1 \cdot B_0$	$A_0 \cdot B_0$
T1	ϕ_3			$A_3 \cdot B_1$	$A_2 \cdot B_1$	$A_1 \cdot B_1$	$A_0 \cdot B_1$
T2	ϕ_2	$A_3 \cdot B_2$	$A_2 \cdot B_2$	$A_1 \cdot B_2$	$A_0 \cdot B_2$		
T3	$A_3 \cdot B_3$	$A_2 \cdot B_3$	$A_1 \cdot B_3$	$A_0 \cdot B_3$			
Producto	P_6	P_5	P_4	P_3	P_2	P_1	P_0

}

multiplicación de toda la vida, como nos enseñaron en el cole...

P_7 para posible acarreo

2.2 Realización del multiplicador (15 puntos)

Para realizar la multiplicación se van a realizar las siguientes operaciones.

- Suma en paralelo, en dos sumadores independientes, para obtener los términos $U_0=T_0+T_1$ (Sumador_1) y $U_1=T_2+T_3$ (Sumador_2).
- Una suma a continuación para obtener el resultado $P=U_1+U_2$ en otro sumador (Sumador_3).


Suponiendo que dispone de los productos parciales $A_i \cdot B_j$, dibuje el esquema del multiplicador con todas sus señales y dimensione la longitud de palabra (número de bits) de cada uno de los sumadores para que ésta sea mínima. NOTA: Razone la longitud de palabra necesaria en cada uno de los sumadores suponiendo que éstos no tienen entrada de acarreo.

este lo hago aparte

2.3 Diseño de un sumador (5 puntos) VER PRIMERO EL EJERCICIO 2 DEL TEMA 4

Diseñe un sumador paralelo con acarreo serie (Ripple Carry) de dos palabras de cuatro bits utilizando el mínimo número de sumadores completos (Full Adder), obtenga el retardo del mismo suponiendo que $t_{sum} = 1.5 t_{carry}$ y marque el camino crítico. Razone las decisiones que tome. (recuerdo)

Lo que nos piden, justo, lo tenemos en la teoría (T=4.8)





Acarreos del 1º, 2º y 3º sumador, respectivamente

A_3 A_2 A_1 A_0

B_3 B_2 B_1 B_0


ACARREO DE SAIDA

S_3 S_2 S_1 S_0

NOTA:

Recuerda SIEMPRE que un sumador es un circuito combinatorial, NO secuencial


Lo que acabamos de diseñar es:



Camino crítico: es aquel que determina el retardo máximo

DATO: $t_{sum} = 1.5 t_{carry}$

Esto quiere decir que, en cada full-adder, el acarreo de salida sale antes que el resultado de la suma. Concretamente, si el acarreo tarda 1s, la suma tarda 1.5s




$t_{retardo} = t_{carry FA0} + t_{carry FA1} + t_{carry FA2} + t_{sum FA3} =$

$= 3 \cdot t_{carry} + t_{sum} = 3 \cdot t_{carry} + 1.5 \cdot t_{carry} = 4.5 t_{carry}$

Este hace las sumas parciales de la caja verde (del ap. 2.1)

Este hace las sumas parciales de la caja roja (del ap. 2.1)



Este hace las sumas entre cajas (del ap. 2.1), cuando hace falta

caja amarilla

Basta con mirarlo ordenadamente para entenderlo :

Sumador 1 : hace las sumas de la "caja roja"

→ $A\phi \cdot B\phi$ no se suma con nadie, directamente a $P\phi$

→ $A3 \cdot B\phi + A\phi \cdot B3$ va directamente a $P3$ (sin pasar por el sumador 3)

Sumador 2 : hace las sumas de la "caja verde"

→ $A\phi \cdot B2$ no lo suma con nadie (irá directo al sumador 3, el 3)

→ $A3 \cdot B3$ podría ir directa a $P6$, en vez de eso le sumamos ϕ .

→ $A3 \cdot B2 + A2 \cdot B3$ no puede ir directa a $P5$, le falta el acarreo del sumador 1.

Sumador 3 : hace las sumas de la "caja amarilla"

→ $(A3 \cdot B2 + A2 \cdot B3)$ lo suma con el acarreo del sumador 1

→ El acarreo del sumador uno puede ir directo a $P6$ o a $P5$.

ponemos ϕ para completar las cajas

3 Temporización (15 puntos)

En el circuito de la figura 6 se conocen los siguientes parámetros temporales:

- Tiempo de propagación de los flip-flops (t_{ff}): 3ns
- Tiempo de set-up de los flip-flops (t_{su}): 1ns
- Tiempo de retardo de cada puerta (t_{puerta}): 1ns





Figura 6

Determinar la máxima frecuencia de reloj que se puede aplicar al sistema, así como el tiempo máximo de hold que podría existir en dichas condiciones. Justifique la respuesta sobre un cronograma que muestre el funcionamiento del circuito.



$$T_{smin} = 3 + 1 = 4 \text{ ns}$$

$$T_{omin} = 3 + 1 + 1 + 1 + 1 = 7 \text{ ns}$$

$$T_{min} = T_{smin} + T_{omin} = 11 \text{ ns} \Rightarrow \boxed{f_{max} = \frac{1}{T_{min}} = 90.9 \text{ MHz}}$$

Nota: si quisiéramos un reloj con 50% de Dc:


$$\frac{T_{min}}{2} = \max \{ T_{smin}, T_{omin} \} = 7 \text{ ns}$$

$$T_{min} = 14 \text{ ns} \Rightarrow f_{max} = 71.4 \text{ MHz}$$

esta fue la respuesta oficial.

16

Vamos a suponer los datos obtenidos en el apartado anterior, suponiendo también 50% de ciclo de trabajo (DC)



$T_{\text{HOLD-MAX}} = 7 + 3 = 10n_s$

como mucho, en las características de los biestables, este tiene que ser el tiempo de hold que necesitan, xq como necesitan más no funcionará.


FEBRERO 2001

2. Se desea realizar un sumador/restador de dos números A y B de 5 bits cada uno, representados en complemento a 2. De esta forma, cuando la señal de control M sea igual a 0 deberá realizarse la suma $A + B$, mientras que si M es igual a 1 se efectuará la resta $A - B$. Por otra parte, se desea evitar problemas de desbordamiento, para lo cual el resultado de salida deberá tener el número de bits suficiente para poder representar todos los posibles resultados de las operaciones.


Para realizar el diseño se dispone de puertas XOR de 2 entradas y de dos sumadores *ripple carry* de 4 bits como los que se muestran en la figura 4 (advierta que uno de los sumadores carece de acarreo de entrada).

Complete la figura 4 para realizar el sumador/restador utilizando el menor número de puertas XOR adicionales. Indique cuál es el *mínimo número* de bits de salida que garantiza la ausencia de desbordamiento en las operaciones y señale claramente qué terminales escogería como resultado de salida.

M




De momento vamos a complementar sólo un sumador de números positivos con sumadores, ambos con Cin:




→ n de bits a la salida

$$\begin{array}{r} 11111 \quad (31) \\ + 11111 \quad (31) \\ \hline 111110 \quad (62) \end{array}$$
 ↑ bit más

Ahora un sumador de enteros positivos pero sin acarreos de entrada en el de cifras significativas



**** Demostración:** Sol. comp. no necesitamos nada



Finalmente: sumador/restador de números en C2


$M=0 \quad S = A+B$
 $M=1 \quad S = A-B = A+(-B) = A+\bar{B}+1$

Así, cuando $M=1$ tenemos que:

o sumar 1 \Rightarrow conectamos M al acarreo de entrada
 o negar B \Rightarrow probamos poniendo la tabla de verdad de $M \oplus B$

M	B	$M \oplus B$
0	0	0
0	1	1
1	0	1
1	1	0

\rightarrow 0 \rightarrow deja pasar B
 \rightarrow 1 \rightarrow negamos B



tenemos a la entrada 5 cifras y 6 a la salida \Rightarrow necesitamos una extensión de signo

con positivos añadimos ceros: 00010
 con negativos añadimos unos: 11010

6 bits de (ver siguiente hoja)

Nota: al operar números en CA2, si llegamos a la conclusión de que necesitamos 6 bits a la salida, tenemos que operar con números de 6 bits a la entrada. Como eran números de 5 bits,

hacemos extensión de signo: Ejemplo: $\emptyset \emptyset \emptyset 01010 \rightarrow$ positivo
 $11 \emptyset 11011 \rightarrow$ negativo
 ↑ ↑ ↑
 si hicieran falta más meteríamos
 +ceros o unos (positivo/negativo)

sin extensión

$$\begin{array}{r}
 \emptyset 0000 \\
 + \emptyset 0011 \\
 \hline
 \emptyset 10011
 \end{array}
 \begin{array}{r}
 + -16 \\
 + 3 \\
 \hline
 \textcircled{+19}
 \end{array}$$

con extensión

$$\begin{array}{r}
 110000 \\
 + 000011 \\
 \hline
 110011
 \end{array}
 \begin{array}{r}
 + -16 \\
 + 3 \\
 \hline
 \textcircled{-13} \checkmark
 \end{array}$$

Por cierto, que el ejemplo anterior sigue funcionando con extensión:

$$\begin{array}{r}
 110000 \\
 110000 \\
 \times 100000 \\
 \hline
 \textcircled{-32} \checkmark
 \end{array}
 \begin{array}{r}
 + -16 \\
 + -16 \\
 \hline
 \end{array}$$

Problema 4

Realizar el diseño de la figura, para lo cual se han empleado componentes con los siguientes parámetros temporales:

Flip-Flops

$t_{FF1} = t_{FF2} = 5 \text{ ns}$

$t_{FF3} = t_{FF4} = 10 \text{ ns}$

$t_{FF5} = 3 \text{ ns}$

$t_{setup} = 2 \text{ ns}$

Puertas

$t_{nand} = 2 \text{ ns}$

$t_{nor} = 3 \text{ ns}$

$t_{inv} = 1 \text{ ns}$

4.1 Caminos críticos

Determine cuáles son los tiempos máximos y mínimos que tardarán en estabilizarse las entradas de datos de los biestables D_3 , D_4 y D_5 desde que se produce un flanco de subida de reloj.


4.2 Frecuencia máxima

Calcule la máxima frecuencia de reloj a la que puede funcionar el circuito. Indique claramente cuál es el camino crítico que la determina.

4.3 Tiempo de hold

Calcule el máximo tiempo de hold que pueden tener los biestables para garantizar el correcto funcionamiento del circuito, e indique el camino que lo origina.

**TODO LOS
RELOJES SON
DE FLANCO DE
SUBIDA**



4.1 CAMINOS CRÍTICOS : tiempos de estabilización de las entradas:

$$D_{3max} = \max \left\{ \underbrace{t_{FF5} + t_{inv} + t_{nor}}_{\text{hay dos caminos que llegan a } D_3}, \underbrace{t_{FF2} + t_{nor}} \right\} =$$

$$= \max \{ 3 + 1 + 3, 5 + 3 \} = \max \{ 7, 8 \} = 8 \text{ ns}$$

$$\rightarrow D_{3min} = \min \{ 7, 8 \} = 7 \text{ ns}$$

$$D_{4max} = t_{FF3} = 10 \text{ ns}$$

$$D_{4min} = t_{FF3} = 10 \text{ ns}$$

sólo hay un camino que llegue a D_4

$$D_{5min} = \min \left\{ \underbrace{t_{FF4} + t_{NAND}}_{\substack{\downarrow \\ \text{hay dos caminos posibles}}}, \underbrace{\min \{ t_{FF1}, t_{FF2} \} + t_{NOR} + t_{NAND}}_{\substack{\uparrow \\ \text{elegimos a que cambia más rápido} \\ \text{Las entradas de la NOR vienen de FF distintos}}} \right\} =$$

$$= \min \{ 10 + 2, \min \{ 5, 5 \} + 3 + 2 \} =$$

$$= \min \{ 12, 10 \} = 10 \text{ ns}$$

$$\rightarrow D_{5max} = \max \{ 12, 10 \} = 12 \text{ ns}$$


4.2 Frecuencia máxima

buscamos el camino máximo, y le sumamos t_{setup} .

$$T_{min} = \max \{ D_{3max}, D_{4max}, D_{5max} \} + t_{setup} = \max \{ 8, 10, 12 \} +$$

$$+ t_{setup} = 12 + 2 = 14 \text{ ns}$$

$$f_{max} = \frac{1}{T_{min}} = \frac{1}{14 \text{ ns}} = \underline{\underline{71.4 \text{ MHz}}}$$



Los de los tres biestables ya están calculados en
(caminos mínimos) tenemos que fijar un $t_{HOLDMAX}$
para todos los biestables

$$t_{min} = 7 ns$$

$$t_{min} = 10 ns$$

$$t_{min} = 10 ns$$

El tiempo de HOLD máximo de
TODOS los biestables del circuito,
será el tiempo más restrictivo de
todas estas:


$$\min \{ t_{HOLDMAX3}, t_{HOLDMAX4}, t_{HOLDMAX5} \} = \boxed{7 ns}$$



1.1. Obtenga razonadamente la función lógica que realiza el circuito de la figura 1 y rellene la tabla adjunta con el resultado de la misma. Diga de qué función lógica se trata.

Problemas Vopción:

A	B	S
0	0	
0	1	?
1	0	?
1	1	



pmos:

Estos bichos se actúan con un 0: cuando los meto un 0 son CORTOS, cuando los meto 1 son ABIERTOS


S

Estos bichos se actúan con un 1: cuando los meto en 1 son CORTOS, si


nmos:

los meto 0 son ABIERTOS

A=0 B=0




A=0 B=1




$$S = A \oplus B$$

A	B	S
0	0	1
0	1	0
1	0	0
1	1	1

A=1 B=0




A=1 B=1



YA PUEDE "RELLENAR" UNA TABLA DE VERDAD

PERO ...

2ª FORMA de hacer este problema : LÓGICA PROPORCIONAL.



por que por S solo Vcc \equiv $S=1$ dos columnas!

por que por S solo TIERRA \equiv $S=0$ tb dos columnas!

$$\boxed{S=1} \leftrightarrow (T_1=ON \wedge T_3=ON) \vee (T_2=ON \wedge T_4=ON) \leftrightarrow$$

$$\leftrightarrow (\bar{A}=0 \wedge \bar{B}=0) \vee (A=0 \wedge B=0) \leftrightarrow$$

$$\leftrightarrow (A=1 \wedge B=1) \vee (A=0 \wedge B=0) \leftrightarrow$$

$$\leftrightarrow (A \cdot B) + (\bar{A} \cdot \bar{B}) = S = \overline{A \oplus B}$$

Sólo HACE
FAUTA SACAR
UNO !!

$$\boxed{S=0} \leftrightarrow (T_5=ON \wedge T_7=ON) \vee (T_6=ON \wedge T_8=ON) \leftrightarrow$$

$$\leftrightarrow (\bar{A}=1 \wedge B=1) \vee (A=1 \wedge \bar{B}=1) \leftrightarrow$$

$$\leftrightarrow (A=0 \wedge B=1) \vee (A=1 \wedge B=0) \leftrightarrow$$

$$\leftrightarrow (\bar{A} \cdot B) + (A \cdot \bar{B}) = \bar{S} = A \oplus B \leftrightarrow S = \overline{A \oplus B}$$

* ¿Ver cómo se hace?

"V" = OR = +

"^" = AND = •

Variable a 1 : sin negar

Variable a 0 : negada

1.2. Una forma de obtener pulsos con una duración determinada para poder utilizarlas como ventanas de tiempo es la que se presenta en la figura 2. En ella se realiza una función OR exclusiva de una señal con ella misma retardada un tiempo determinado. Suponiendo que la señal de entrada varía entre 0V y 5V, que la tensión de conmutación de las entradas es de 2,5 V y $R = 10K$, obtenga razonadamente el valor de la capacidad C para obtener un pulso a la salida con una duración de 10 ms y dibuje un cronograma con las formas de onda de las señales de salida (3) y las dos entradas (1) y (2).







Figura 2

PREVIA :








ejercicio ideal



A	B	XOR
0	0	0
0	1	1
1	0	1
1	1	0

Ejercicio real




Recordatorio:

PVI : $\begin{cases} z \frac{dy}{dt} + y = c \\ y(0) = cI \end{cases}$

Solución:
 $y(t) = (cI - cF) e^{-\frac{t}{z}} + cF$

buscamos que este pulso dure 10ms

Circuito justo después de conmutar de 0 a 5V →



$$V_2(t) = (cI - cF) \cdot e^{-\frac{t}{z}} + cF$$

$$V_2(t) = 5 \left(1 - e^{-\frac{t}{RC}} \right)$$

$\begin{cases} cI = 0 \\ cF = 5 \\ z = R \cdot C \end{cases}$

Además nos dan un dato: $R = 10k$

Nos exigen que cuando $t = 10ms$, $V_2(t) = 2.5V \Rightarrow V_2(10ms) = 2.5$


Sustituyendo:

$$2.5 = 5 \left(1 - e^{-\frac{0.01}{10^4 C}} \right) \Rightarrow 0.5 = 1 - e^{-\frac{0.01}{10^4 C}} \Rightarrow$$

$$\Rightarrow e^{-\frac{0.01}{10^4 C}} = 0.5 \Rightarrow \ln(0.5) = -\frac{1}{10^6 C} \Rightarrow$$

$$\Rightarrow C = 1.443 \cdot 10^{-6} F$$

1.1. Obtenga razonadamente la expresión de la función lógica F que realiza el circuito de la figura 1.




1.2. Obtenga justificadamente los tiempo de propagación de la función lógica F en los siguientes casos: t_{pLHmax} y t_{pHLmin} , marcando en la figura 1 los caminos de la señal que corresponden a cada caso. La resistencia de ON de los transistores pMOS y nMOS es $R_p = 200\Omega$ y $R_n = 100\Omega$ respectivamente, la de OFF despreciable en ambos casos ($> 10M\Omega$), la capacidad de puerta de los transistores es $C_{GD} = 1nF$, la capacidad $C_L = 100nF$ y la tensión de conmutación del inversor es de $0.5 V_{CC}$.

1.1 $F = \overline{X}$ para $X=0 \Leftrightarrow T_2=ON \vee (T_2=ON \wedge (T_3=ON \vee T_4=ON)) \Leftrightarrow$
 $\Leftrightarrow A=1 \vee [B=1 \wedge (C=1 \vee D=1)] \Leftrightarrow$
 $\Leftrightarrow \boxed{A + B(C+D) = X = F}$ *para $x=1$ + largo y difícil*

1.2 $R_{p-ON} = 200\Omega$ $C_{GD} = 1nF$ Tensión de conmutación = $V_{CC}/2$
 $R_{n-ON} = 100\Omega$ $C_L = 100nF$ (para los tiempos de propagación)

Nota: C_{GD} = capacidad a la entrada del T2T. Solo interesa cuando enganchamos cosas a B izqda y derechos, es decir, etapas

\Rightarrow la dificultad de este problema es la de capacidades en los T2T. Aun así, cuando estudiamos el comportamiento dinámico de un do, solo nos interesan las capacidades que quedan a la salida del mismo. Para este ejercicio vamos a estudiar por separado el t_p de las 2 etapas:




2ª etapa: estudiamos los FETs del inversor con la capacidad C_L
 1ª etapa: \hookrightarrow del circuito de la etapa actuando sobre las capacidades del inversor

a) ¿ $t_{p-LH-max}$?

Recordatorio: t_{p-LH}



Como estudiamos los retardos por separado:

$t_{p-LH-max} = t_1 + t_2$



→ Cálculo de t_1 : es el t_{p-LH} del inversor (2º etapa):

Directamente estudiamos el transitorio (HIGH):



$Ci = 0$
 $Cf = Vcc$
 $\tau = R_{pon} \cdot C_L$

$V_{c(t)} = (Ci - Cf) e^{-t/\tau} + Cf = -Vcc e^{-t/R_{pon} \cdot C_L} + Vcc$
 $V_{c(t)} = Vcc (1 - e^{-t/R_{pon} \cdot C_L})$


Buscamos ahora el tiempo tal que $V_{c(t)} = \frac{Vcc}{2}$

$V_{c(t_1)} = \frac{Vcc}{2} = Vcc (1 - e^{-t_1/R_{pon} \cdot C_L}) = 0,5 \Rightarrow e^{-t_1/R_{pon} \cdot C_L} = 0,5$


$t_1 = \ln(0,5) R_{pon} \cdot C_L (-1) = 13,86 \text{ } \mu\text{s}$

→ Cálculo de t_2 : es el t_{p-HL} del circuito CMOS de la izquierda (1º etapa) porque esta señal será la entrada del inversor en el que acabamos de provocar un cambio LOW → HIGH

⇒ Directamente estudiamos el transitorio:



¿camino resistivo más grande? el que pasa por T2 y T3 o T2 y T4. Ya que si T3 = T4 = 0N ⇒ R/2 db pq están en paralelo !!



$Ci = Vcc$
 $Cf = 0$
 $\tau = 4R_{non} \cdot C_{GD}$

$V_{c(t_2)} = \frac{Vcc}{2} = Vcc e^{-t_2/4R_{non} \cdot C_{GD}}$

$t_2 = \ln(0,5) \cdot 4R_{non} \cdot C_{GD} (-1)$

$t_2 = 0,277 \text{ } \mu\text{s}$

Finalmente: $t_{p-LH-max} = t_1 + t_2 = 14,14 \text{ } \mu\text{s}$

2. La función *mayoría*, $MAY(x_0, x_1, \dots, x_{n-1})$, recibe un número impar de bits x_0, x_1, \dots, x_{n-1} e indica si existe una mayoría de unos o no. Por ejemplo, dos casos concretos de función mayoría de 3 bits serían:

- $MAY(1,1,0) = 1$ (pues hay más unos que ceros)
- $MAY(1,0,0) = 0$ (pues no hay más unos que ceros)

2.1. Construya una función mayoría de tres bits, x_0, x_1 y x_2 utilizando únicamente el multiplexor de 4 entradas de datos de la figura.

x_0	x_1	x_2	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

$x_2 \backslash x_1 x_0$	00	01	10	11
0	0	0	0	1
1	1	0	1	1

\uparrow salida
 \downarrow parseo de 00
 $x_0 x_1 (\bar{x}_2 + x_2)$

MUX

ϕ — I_0

x_2 — I_1

1 — I_3

Y

$C_1 C_0$

$x_1 x_0$

$MAY = x_1 x_0 + x_2 x_0 + x_2 x_1$ — variables control x_1, x_0
 \Downarrow
 $x_1 x_0 + x_2 x_0 (x_1 + \bar{x}_1) + x_2 x_1 (x_0 + \bar{x}_0)$
 $x_1 x_0 + x_2 x_1 x_0 + x_2 \bar{x}_1 x_0 + x_2 x_1 \bar{x}_0 + x_2 x_1 x_0$
 $x_1 x_0 (1 + x_2)$
 $\Rightarrow MAY = x_1 x_0 + x_2 \bar{x}_1 x_0 + x_2 x_1 \bar{x}_0$

$F = \bar{x}_0 x_1 x_2 + x_0 \bar{x}_1 x_2 + x_0 x_1 \bar{x}_2 + x_0 x_1 x_2$ ☺

2.2. Complete la siguiente figura para construir una función mayoría de 7 bits, x_0, \dots, x_6 , utilizando:

- El diseño del apartado 2.1. para generar una función *mayoría* de 3 bits por medio de un multiplexor de 4 entradas de datos. **NOTA:** En caso de no haber resuelto el apartado 2.1, suponga que dispone de una *caja negra* que implemente la función *mayoría* de 3 bits y utilícela donde lo precise.
- Un multiplexor de 16 entradas de datos.
- Todas las puertas, NAND de 2 entradas que necesite. Se valorará utilizar el menor número de puertas NAND posible.

AND de 3 entradas

x_6, x_5, x_4 — conexión a I_1, I_2, I_4, I_8

MUX

ϕ — I_0

1 — I_3

Y

$C_1 C_0$

conexión a $I_3, I_5, I_6, I_9, I_{10}, I_{12}$

OR de 3 entradas

conexión a $I_7, I_{11}, I_{13}, I_{14}$

MUX

ϕ — I_0

I_1

I_2

I_3

I_4

I_5

I_6

I_7

I_8

I_9

I_{10}

I_{11}

I_{12}

I_{13}

I_{14}

1 — I_{15}

Y

$C_3 C_2 C_1 C_0$

$x_3 x_2 x_1 x_0$

2.3. Se desea implementar una función *mayoría* de 3 bits empleando esta vez una memoria ROM. Dimensione el tamaño mínimo que habrían de tener los buses de dirección y de datos e indique el contenido de cada una de las palabras de la memoria. Justifique su respuesta.

Z₃ queremos implementar


tenemos una función:

→ de tres variables ⇒ **n=3**

→ de un solo bit ⇒ **b=1**

→ de 8 filas (2³) ⇒ **8 palabras**

x ₂	x ₁	x ₀	MAY ₃
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1



2.2 función $MAY_7 \Rightarrow$ 7 cifras $x_6 x_5 x_4 x_3 x_2 x_1 x_0$

casos posibles, fijándonos en $x_3 \dots x_0$:

caso [1] tener 4 ceros: directamente $MAY_7 = 0$

caso [2] tener 4 unos: $MAY_7 = 1$

caso [3] tener 3 ceros y 1 uno: bastará un cero más para que $MAY_7 = 0$


caso [4] tener 3 unos y 1 cero: $MAY_7 = 1$

[resto] tener 2 unos y 2 ceros: entonces la decisión será de MAY_3 (fijándonos en x_6, x_5, x_4).

MUX 16x4	c_3	c_2	c_1	c_0	
I_0	0	0	0	0	\rightarrow caso [1] $\Rightarrow I_0 = \emptyset$
I_1	0	0	0	1	\rightarrow caso [3]
I_2	0	0	1	0	\rightarrow caso [3]
I_3	0	0	1	1	
I_4	0	1	0	0	\rightarrow caso [3]
I_5	0	1	0	1	
I_6	0	1	1	0	
[resto] I_7	0	1	1	1	\rightarrow caso [4]
I_8	1	0	0	0	\rightarrow caso [3]
I_9	1	0	0	1	
I_{10}	1	0	1	0	
I_{11}	1	0	1	1	\rightarrow caso [4]
I_{12}	1	1	0	0	
I_{13}	1	1	0	1	\rightarrow caso [4]
I_{14}	1	1	1	0	\rightarrow caso [4]
I_{15}	1	1	1	1	\rightarrow caso [2] $\Rightarrow I_{15} = 1$

- para el caso [3] basta con tener un cero más \Rightarrow de lo que te venga con haber un cero más \Rightarrow salida = \emptyset \Rightarrow esto es una AND $\downarrow \downarrow$
- para el caso [4]: basta con tener un uno más \Rightarrow de lo que te venga con haber un uno más \Rightarrow salida = 1 \Rightarrow esto es una OR $\downarrow \downarrow$


AND 3 entradas con NAND



OR 3 entradas con NAND

$$OR \rightarrow \boxed{A+B+C} = \overline{\overline{A+B} \cdot \overline{C}} = \overline{\overline{A \cdot B} \cdot \overline{C}}$$

AND 3 entradas $\downarrow \downarrow$



¡ MUY IMP !

Ver Nota 8

3 Problema 3

El objetivo de este problema es diseñar un circuito que funcione como los dígitos de las unidades y decenas de segundos de un cronómetro digital, es decir que cuente desde 0 hasta 59 y vuelta a empezar desde 0. El valor de la cuenta debe entregarse con dos dígitos en formato BCD.

3.1 El circuito de cuenta de segundos lo vamos a realizar con dos contadores hexadecimales de 4 bits como los de la Figura 3.1. Dichos contadores poseen una entrada síncrona de ENABLE activa a nivel bajo, una entrada síncrona LOAD, de carga, activa a nivel bajo y una entrada asíncrona CLEAR activa a nivel bajo. Se dispone de una señal de reloj CLK1 de frecuencia 1 Hz que se utilizará como referencia de tiempo.

El contador U0 mostrará el dígito D0 que indica las unidades de segundos (valores entre 0 y 9) mientras que U1 mostrará el dígito D1 que indica las decenas de segundos (valores entre 0 y 5), ambos en formato BCD.

Realice todas las conexiones necesarias en el esquema de la Figura 4 y, en caso de necesitar puertas lógicas, utilice el mínimo número de puertas NAND de dos entradas. Indique claramente que señales corresponden a D0 y D1. (5 puntos).

NOTA: Las entradas síncronas se activan/ejecutan con los flancos de reloj mientras que las asíncronas se ejecutan instantáneamente, independientemente de la señal del reloj.





Figura 4

Nota : SISTEMA DE NUMERACIÓN BCD



$0'13 = \text{BCD}' 0001\ 0011$


$0'89 = \text{BCD}' 0101\ 1001$

- 0: 0000
- 1: 0001
- 2: 0010
- 3: 0011
- 4: 0100
- 5: 0101

- 6: 0110
- 7: 0111
- 8: 1000
- 9: 1001

Nos pueden hacer un contador que cuente "zeros"

contador 1



cuanta de 0 a 5



contador 2

cuanta de 0 a 9

3.2 En este apartado se trata de implementar las funciones de START, STOP y RESET. Dichas señales provienen de cuatro pulsadores como el de la Figura 5. De esta forma las señales están a nivel bajo (0 V) en condición de reposo, pasando a nivel alto (5 V) mientras se acciona el correspondiente pulsador. Al dejar de pulsar, la señal vuelve al estado de reposo (0 V). Considere que la duración de una pulsación dura varios ciclos de reloj. Las funciones de cada una de las entradas son las siguientes:

START: Inicio de la marcha del cronómetro.

STOP: Parada de la marcha del cronómetro.

RESET: Debe inicializar el cronómetro a cero segundos. En caso de que estuviera en marcha deberá pararlo y ponerlo a cero, a la espera de que se active la señal **START**.



Figura 5

Conecte las diferentes señales y componentes de la manera adecuada en el esquema de la figura 6 para implementar las tres funciones. Aparte de los mismos contadores U0 y U1 del apartado anterior, se dispone adicionalmente de un biestable J-K disparado por flanco de reloj, con entrada de CLEAR activa a nivel alto. En caso de necesitar puertas lógicas, utilice el mínimo número de puertas NAND y OR de dos entradas. (10 puntos).




Figura 6

▣ START: activo a nivel alto, habilita el ENABLE de los contadores (activo a nivel bajo)

▣ STOP: activo a nivel alto, deshabilita ENABLE de los contadores

▣ RESET: y activa CLEAR de los contadores (activo a nivel bajo)

Tabla del biestable JK con clear dado

CLR	J	K	Q _{n+1}	Q _{n+1}
0	0	0	Q _n	Q _n
0	0	1	0	1
0	1	0	1	0
0	1	1	Q _n	Q _n
1	X	X	0	1

→ mantendrá la opción anterior cuando no usemos ningún pulsador
 → habilitará la cuenta cuando K=1
 → habilitará la cuenta cuando J=1
 → vamos a suponer q no se activarán J y K a la vez
 → desactivaré la cuenta cuando CLEAR=1

⇒ vamos a usar la salida \bar{Q} del biestable como señal de habilitación

conectando: START → J RESET → CLR
 STOP → K

ojo! con RESET tiene que parar los contadores (contador activo a nivel alto)

Nota la señal ENABLE del contador U₁ tiene que coexistir con la habilitación que habíamos montado en el apartado anterior (procedente de U₀)
 Vamos una OR, que solo se active (ENABLE) cuando le lleguen los 2 zeros a la vez de

3.3 Finalmente, se trata de añadir la función de LAP a dicho cronómetro. Esta señal proviene de otro pulsador similar a los descritos en el apartado anterior y funciona de la siguiente manera:

- Una primera presión del pulsador debe mantener ("congelar") la cuenta que haya en ese momento en D0 y D1, pero los contadores NO paran de contar.
- Una segunda acción en este pulsador actualiza los valores de D0 y D1 y siguen contando.

Para implementar esta función se dispone de un segundo biestable tipo J-K, disparado por flanco de reloj y con CLEAR activo a nivel alto y de un registro de 8 bits, biestables tipo D, con ENABLE de reloj activo a nivel alto. Realice las conexiones necesarias sobre la figura 7. (5 puntos).

NOTA: Considere que antes de empezar a utilizar el cronómetro se activa siempre primero la señal de RESET.




Figura 7

Vamos a hacer pasar la señal de los contadores a través de 8 biestables tipo D que congelarán la salida cuando los deshabilite y volverán a dejarla pasar cuando los habilite. Lo único que necesitamos es que el botón LAP vaya conmutando esta habilitación (en la entrada EN del registro de biestables)

Problema 4

Se desea que el circuito de la figura 8 funcione a una frecuencia de reloj de 25MHz. Teniendo en cuenta los siguientes parámetros temporales:

- $t_{HD} = 8ns$
- $t_{hold} = 7ns$
- $t_{propFF1} = 10ns$
- $t_{propNOR} = 6ns$
- $t_{propNAND} = 4ns$

$T = 40ns$
(no tiene que ser el 50%)

determine los instantes de tiempo máximo (t_{max}) y mínimo (t_{min}) relativos al flanco de subida del reloj entre los cuales la señal E_2 podría variar, permitiendo un correcto funcionamiento del circuito. Justifique su respuesta mediante un cronograma. (10 puntos).





Figura 8



TIEMPO MÁXIMO

Mi señal, tiene que estar en FF2 antes del siguiente flanco, respetando además el tsetup del biestable. Además, tarda en llegar a éste (porque atraviesa dos puertas)

$$t_{MAX} = 40 - (8 + 4 + 6) = 22ns$$

tengo que dar tiempo a llegar al más lento

ojo, por el camino más pesado siempre

TIEMPO MÍNIMO

Mi señal no puede perturbar la entrada del biestable antes de que se cumpla su tiempo de hold. Aun así, tarda un poco en llegar a "molestar" (porque tiene que atravesar una puerta

↓
por el camino más rápido, por donde antes elegiría la señal a "molestar"

$$T_{min} = 7 - 4 = \underline{3 ns}$$

$$3 ns < t < 22 ns$$



1. El circuito de la figura 1 utiliza un multiplexor 74x151 (tabla de verdad en la figura 1) y un inversor para realizar la función lógica combinacional F de cuatro variables (A, B, C y D).

Inputs				Outputs	
EN_L	C	B	A	Y	Y_L
1	x	x	x	0	1
0	0	0	0	D0	D0'
0	0	0	1	D1	D1'
0	0	1	0	D2	D2'
0	0	1	1	D3	D3'
0	1	0	0	D4	D4'
0	1	0	1	D5	D5'
0	1	1	0	D6	D6'
0	1	1	1	D7	D7'





Figura 1

1.1. Función lógica

Rellene el mapa de Karnaugh de dicha función lógica F. No olvide etiquetar convenientemente las filas y columnas de la tabla (valores de las variables de entrada).

1.2. Implementación

Implemente la función F utilizando única y exclusivamente tres puertas lógicas y justifique la solución que ha empleado.



$$F = \bar{C}\bar{B}\bar{A}D_0 + \bar{C}\bar{B}A\bar{D}_1 + \bar{C}B\bar{A}\bar{D}_2 + \bar{C}BA\bar{D}_3 + C\bar{B}\bar{A}\bar{D}_4 + C\bar{B}A\bar{D}_5 + CB\bar{A}\bar{D}_6 + CBAD_7$$

podemos saltarnos la tabla de verdad rellenando directamente Karnaugh:

D	C	B	A	F
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0

DC \ BA	00	01	11	10
00	0	1	0	1
01	1	0	1	0
11	0	1	0	1
10	1	0	1	0

2) Si intentamos simplificar por Karnaugh volvemos a la expresión de F obtenida anteriormente (1ª forma canónica) que no está simplificada

Siempre que quede este "tablero de ajedrez", simplifiquemos algebraicamente. En este caso implementaremos la función con puertas XOR


$$F = \bar{C} (\bar{B}\bar{A}D + \bar{B}A\bar{D} + B\bar{A}\bar{D} + BA\bar{D}) + C (\bar{B}\bar{A}\bar{D} + \bar{B}A\bar{D} + B\bar{A}\bar{D} + BA\bar{D}) = \bar{C} [\bar{B}(\bar{A}D + A\bar{D}) + B(\bar{A}\bar{D} + A\bar{D})] + C [\bar{B}(\bar{A}\bar{D} + A\bar{D}) + B(\bar{A}D + AD)]$$

$\underbrace{\bar{A}D + A\bar{D}}_{A \oplus D} \quad \underbrace{\bar{A}\bar{D} + A\bar{D}}_{A \oplus D} \quad \underbrace{\bar{B}(\bar{A}\bar{D} + A\bar{D})}_{A \oplus D} \quad \underbrace{B(\bar{A}D + AD)}_{A \oplus D}$

$$F = \bar{C} [\overbrace{\bar{B} (A \oplus D)}^{XY} + \overbrace{B (A \oplus D)}^{XY}] + C [\overbrace{\bar{B} (A \oplus D)}^{XY} + \overbrace{B (A \oplus D)}^{XY}]$$

$$\underbrace{B \oplus (A \oplus D)}_{XY} \quad \underbrace{B \oplus (A \oplus D)}_{XY}$$

$$\boxed{F = C \oplus (B \oplus (A \oplus D))} = (C \oplus B) \oplus (A \oplus D) \leftarrow \text{distributive}$$



4.1. Implementación

Diseñe el circuito que implemente en tecnología CMOS la función lógica $F = \overline{((A+B) \cdot C)}$ utilizando el mínimo número posible de transistores MOS (tanto nMOS como pMOS).


4.2. Temporización

El circuito del apartado anterior ataca un inversor con una capacidad de entrada C_{in} de 10pF. Obtenga razonadamente el tiempo máximo de subida t_r de dicho circuito.


Suponga: R_{on} transistores nMOS = 100
 R_{on} transistores pMOS = 200

Nota: Se considera el t_r de una señal como el tiempo que tarda en pasar del 10% al 90% de su valor máximo.

4.1. Implementación CMOS de $F = \overline{((A+B) \cdot C)} = \overline{(A+B)} + \overline{C} = \overline{A} \cdot \overline{B} + \overline{C}$




Recordar! NEGAR Vocidade



4.2. Con el circuito implementado de 4.1. atacar a un INVERSOR con $C_{in} = 10pF$

(pues siempre que no pregunten por TIEMPO, necesito CARGA).


● Nos piden TIEMPO SUBIDA de $v(t)$, t_r : como voy de BAJO a ALTO, calculo 1º el de



BLOQUE NMOS para $v(t) = F = 0$
 y después solo el de $F = 1, v(t) = 5V$.
 BLOQUE PMOS.


El circuito, por $t < 0$, está en RÉGIMEN ESTACIONARIO

(PASO DEL PULSO)



DC: el condensador ...
 $i_c = C \frac{dv_c}{dt}$ ($dv_c = 0$)
 EBAS
 $z_c = \frac{1}{j\omega C}$ ($\omega = 0$)
 IACR
 ... no ponga como no ponga, el CTO ABITO

Ahora planteamos la solución de 5V (baja SABIDO a HIGH)



ES una RED RC: su solución es una EDO ...
 $\tau \cdot \frac{d}{dt} v(t) + v(t) = CF$
 $v(0) = CI$ (PVI)

Como siempre una fuente una red RC, la ecuación es

siempre la misma: $v(t) = (Ci - Cf) e^{-t/\tau} + Cf$ (Solución de VPVI de red RC)

$$\begin{cases} \tau = R \cdot C_{in} \\ C_i = 0 \\ C_f = V_{cc} \end{cases}$$

$$\rightarrow v(t) = (0 - V_{cc}) e^{-t/RC_{in}} + V_{cc} = V_{cc} (1 - e^{-t/RC_{in}})$$

* Simplemente, quiero saber R ... VER NOTA, ~~de la memoria~~ ABITO

Necesitamos una Rmax por conseguir una tRmax, entonces elegimos el camino a v(t) de

máxima resistencia: $R = R_{ob} + R_{ov} = 2R_{ov}$. (Rov pmas pues estoy con su do); y

calculamos $v(t) = 0,1 V_{cc}$ y $v(t) = 0,9 V_{cc}$: ... piense esto y pto.


$$0,1 V_{cc} = V_{cc} (1 - e^{-t/2R_{ov} \cdot C_{in}}) \rightarrow t = -2R_{ov} C_{in} (\ln 0,9) = 0,4 ns = t_1$$

$$0,9 V_{cc} = V_{cc} (1 - e^{-t/2R_{ov} \cdot C_{in}}) \rightarrow t = -2R_{ov} C_{in} (\ln 0,1) = 9,2 ns = t_2$$

Finalmente, $t_r = t_2 - t_1 = 9,8 ns$


* Nota es la nota voltaje: + tR, a + t, a - coef. de b t en V.A.

1.1. Indique el valor lógico de la señal F así como el estado de conducción (ON) o no conducción (OFF) de los transistores del circuito de la figura para la siguiente combinación de valores lógicos: A = 1; B = 0; C = 1; D = 0. Suponga que un valor lógico '0' equivale a una tensión de 0 V, un valor lógico '1' equivale a una tensión de 5 V y que $V_{CC} = 5V$.



1.2. Determine razonadamente la expresión de la función lógica F que realiza el circuito de la figura.

1.1. A = 1, B = 0, C = 1, D = 0.



1.2. Me piden V_{CC} caso: uso lógica proposicional para $F = 1$, p.ej.

$$F = 1 \Leftrightarrow (Q_4 = ON) \wedge (Q_1 = ON \vee Q_2 = ON \vee Q_3 = ON) \Leftrightarrow \dots$$

$$\dots \Leftrightarrow (D=0) \wedge (A=0 \vee B=0 \vee C=0) \Leftrightarrow \bar{D} \cdot (\bar{A} + \bar{B} + \bar{C}) = F.$$

Podemos simplificar: $F = \bar{D} (\bar{A} + \bar{B} + \bar{C}) = \bar{D} (\overline{A \cdot B \cdot C}) = \overline{D + ABC} //$

⊛ DATO MUY IMPORTANTE ! :

t_{pHL} : tiempo que tarda el cambio de L a H en entrada, en transmittirse a la salida, que por el de H a L.

PROBLEMA 2 (10 PUNTOS)

Obtenga justificadamente el valor de la resistencia de conducción de los transistores NMOS, R_{onNMOS} , de la puerta NAND de dos entradas de la figura 2, suponiendo que cargada con una capacidad $C_L = 50pF$ presenta un tiempo de propagación t_{pHL} de 8ns al aplicarle la tensión V_i mostrada en la figura 3. Dibuje sobre la figura 3 la forma aproximada de la tensión de salida V_o .




Figura 2





Figura 3

⊛ Primero, representamos una NAND con tecnología CMOS : IMPLEMENTACIÓN !! (no memo)

$A \text{ (NAND)} B = \overline{A \cdot B} = \overline{A} + \overline{B}$

⊛ Bajo PMOS : PARALELO DE σ redes ($\overline{\overline{A}} = A, \overline{\overline{B}} = B$)

⊛ Bajo NMOS : SERIE DE σ redes ($\overline{\overline{A}} = A, \overline{\overline{B}} = B$)



⊛ Nuestro circuito es, el de arriba, con un condensador ! y 4 cables más


$A = B = V_I$
 $F = V_o$

⊛ Vamos a estudiar el PASO DE ALTO A BAJO :

⊛ Con $V_o = \text{ALTO}$ (estático), hasta $t = 0 \rightarrow$ si $t < 0, V_o = V_{cc} = C_i$

⊛ Antes el otro por BAJO ! será red RC : si $t > 0, V_o(t) = (C_i - C_f) e^{-t/\tau} + C_f$

CIRCUITO :



donde ...

$$\left\{ \begin{array}{l} v_i = V_{cc} \\ v_f = 0 \\ \tau = R \cdot C = 2R_{01} \cdot C \end{array} \right.$$

$$\text{Así, } v_0(t) = V_{cc} \cdot e^{-t/2R_{01}C}$$


Usamos el dato: $v_0(t=8\text{ns}) = \frac{V_{cc}}{2}$ obtenido en la EDO, despejamos R_{01} :

$$V_{cc} \cdot e^{-8\text{ns}/2R_{01}C} = \frac{V_{cc}}{2}; \quad \frac{-8\text{ns}}{2R_{01}C} = \ln(0.5); \quad \underline{\text{dato: } C = 50\text{pF} \dots}$$

$$R_{01} = 115.4 \Omega$$

3. Queremos realizar un visualizador de números romanos (encontrará la tabla de números romanos al final de este examen) comprendidos entre el 1 y el 15 a partir de una palabra binaria de cuatro bits ($D_3D_2D_1D_0$), siendo D_3 el más significativo entendiendo que el valor de cero tiene como equivalente el visualizador apagado.

Para ello dispondremos de cuatro elementos C_4, C_3, C_2 y C_1 como los de la figura 4 que formarán la cifra romana. En cada uno de ellos colocaremos tres neones, uno para cada símbolo romano "I", "V" y "X" que se controlarán con tres señales activas a nivel alto I_i, V_i y X_i , respectivamente (por ejemplo, si $I_2 = "I"$, se encenderá el neón correspondiente a la cifra romana "I" del elemento C_2 , y así sucesivamente. La cifra romana completa se alinearán a la derecha, dejando en blanco los elementos no usados en la parte izquierda del visualizador.



Para gobernar el visualizador deberemos realizar un decodificador de binario ($D_3D_2D_1D_0$) a las señales que atacan a dicho visualizador ($X_4, V_4, I_4, X_3, V_3, I_3, X_2, V_2, I_2, X_1, V_1, I_1$).

1. Obtenga la tabla de verdad correspondiente a I_2 , rellenando la tabla *añadido que parte del profe*

→ pantalla vacía

C_4	C_3	C_2	C_1	en decimal	D_3	D_2	D_1	D_0	I_2	F	G
-	-	-	-	0	0	0	0	0	0	0	0
-	-	-	I	1	0	0	0	1	0	0	0
-	-	I	I	2	0	0	1	0	1	0	0
-	-	I	V	3	0	0	1	1	1	1	0
-	-	I	X	4	0	1	0	0	1	0	1
-	-	V	-	5	0	1	0	1	0	0	1
-	-	V	I	6	0	1	1	0	0	0	0
-	-	V	V	7	0	1	1	1	1	0	0
-	-	V	X	8	1	0	0	0	1	1	0
-	-	X	-	9	1	0	0	1	1	0	0
-	-	X	I	10	1	0	1	0	0	0	0
-	-	X	V	11	1	0	1	1	0	0	0
-	-	X	X	12	1	1	0	0	1	0	0
-	-	X	I	13	1	1	0	1	1	1	0
-	-	X	V	14	1	1	1	0	1	0	1
-	-	X	X	15	1	1	1	1	0	0	1


2. Obtenga la expresión simplificada de I_2 usando el método de *Karnaugh*. Realice la simplificación por "unos" gráficamente y por "ceros". Escriba a continuación las expresiones correspondientes.

D_3D_2	00	01	11	10
D_1D_0	00	01	11	10
	00	01	11	10
	01	01	11	10
	11	11	11	10
	10	10	10	10

$I_2 = D_2 \bar{D}_1 \bar{D}_0 + D_3 D_2 \bar{D}_0 + D_3 \bar{D}_1 + \bar{D}_3 D_1 D_0 + \bar{D}_3 \bar{D}_2 D_1$ (1,2,3,4,5)
por unos ↑

$I_2 = (D_3 + D_2 + D_1) (D_3 + D_1 + \bar{D}_0) (\bar{D}_3 + \bar{D}_1 + \bar{D}_0) (D_3 + D_2 + D_1)$
 ($D_3 + \bar{D}_2 + \bar{D}_1 + D_0$) (1,2,3,4,5)
por ceros ↑

3. Utilizando el decodificador de cuatro entradas de la figura (cuya tabla de verdad se encuentra junto a la misma), la lógica adicional que crea conveniente y las conexiones necesarias, obtenga razonadamente la función $F = (D_3 \cdot D_2 \cdot D_1 \cdot D_0) + (D_3 \cdot D_2 \cdot D_1 \cdot D_0') + (D_3 \cdot D_2 \cdot D_1' \cdot D_0)$. Considere que representamos una señal S negada como S'.



I_3 bit más significativo

EN	I_3	I_2	I_1	I_0	O_0	O_1	O_2	O_3	O_4	O_5	O_6	O_7	O_8	O_9	O_{10}	O_{11}	O_{12}	O_{13}	O_{14}	O_{15}
0	X	X	X	X	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0
1	0	0	1	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0
1	0	0	1	1	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0
1	0	1	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0
1	0	1	0	1	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0
1	0	1	1	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0
1	0	1	1	1	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0
1	1	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0
1	1	0	0	1	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0
1	1	0	1	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0
1	1	0	1	1	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0
1	1	1	0	0	1	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0
1	1	1	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0
1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0
1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1

$$F = (\overline{D_3} \overline{D_2} D_1 D_0) + (D_3 \overline{D_2} \overline{D_1} \overline{D_0}) + (D_3 D_2 \overline{D_1} D_0)$$


\downarrow \downarrow \downarrow
 0011 1000 1101

Para implementar una función lógica con un decodificador, solo tenemos que conectar mediante una puerta OR todas las salidas que se correspondan con filas de la tabla en las que F vale 1

3. Ahora se desea diseñar un contador que, a partir de una señal de reloj CLK, permita obtener la secuencia de cuenta:

0, 1, 2, 3, ..., 14, 15, 16, 96, 95, ..., 65, 64, 0, 1, 2, 3, ..., 14, 15, 16, 96, 95, ..., 65, 64, 0, ...

Disponiendo de los detectores V16 y V64 del apartado anterior, de un multiplexor de dos entradas de 8 bits (cuya tabla de verdad se encuentra al final de este examen) y de las puertas lógicas que considere necesarias, realice **todas** las conexiones pertinentes sobre la figura 9 para que el circuito funcione como se desea. Por favor, sea limpio en el esquema. (15 puntos)



No pueden un contador de 8 bits "zero":

- cuando llega (subiendo) al 16 debe: → cargar 96
→ ponerse a bajar

- cuando llega (bajando) al 64 debe: → cargar 0
→ ponerse a subir

Vamos a abordar por separado los diferentes problemas:

1 Tenemos diferentes cantidades a cargar!

El MUX se encargará de elegir que número (0 ó 96) carga a las entradas de datos de los contadores

Qué entrada seleccionar es el trabajo de la señal SEL, que depende de los detectores V64 y V16:

V16	V64	SEL
0	0	X
0	1	0
1	0	1
1	1	X

→ no se realiza carga
según hemos puesto los bits en el MUX
→ no posible

DETALLE !! En esta tabla, para implementar la función SEL, las casillas que tienen X pueden valer lo que sea, pueden valer 0 ó 1 como queramos. Así podemos decir que $SEL = V16$

2 ¿Cuándo cargamos?

La señal LOAD también depende de los detectores V16 y V64:

0/0 LOAD activo a nivel bajo

Como la X puede ser 0 ó 1 ⇒


⇒ $(V16) \text{ NOR } (V64) = \text{LOAD}$

Así no posible

V16	V64	LOAD
0	0	1
0	1	0
1	0	0
1	1	X

3 La subida/bajada (U/D)



Para implementar U/D no podemos implementarlo por biestables si no por puertas lógicas.



nos fijamos en la columna T6 (correspondiente al dc del contador de las cifras + significativas). Vemos que cuando sube es un 0 y cuando baja es un 1


PROBLEMA 5 (15 PUNTOS)

1. Obtenga razonadamente la frecuencia máxima de reloj CLK a la que puede funcionar el circuito de la figura suponiendo que el inversor tiene un retardo $t_{div} = 1ns$ y los biestables (FF1 Y FF2) un tiempo de propagación $t_{diff} = 2ns$ y un tiempo $setup$ $t_{setup} = 3ns$. Justifique la respuesta dibujando en un cronograma los tiempos pertinentes involucrados y razónela en función de dicha figura. NOTA: Como restricción adicional, suponga que la anchura mínima de los pulsos de la señal de reloj (tanto el de nivel alto como el de nivel bajo) es de 1 ns, y tenga en cuenta que la señal de reloj no tiene por qué tener un ciclo de trabajo del 50%.




2. Calcule razonadamente el tiempo de hold máximo $thold_{max}$ que podrá tener el biestable FF2, para que el circuito funcione correctamente. Asuma las mismas restricciones que las descritas en la nota del apartado anterior y justifique su respuesta a partir del cronograma que ha realizado en el apartado anterior.

FIJARSE { Flip flop 1: activo flanco subida
Flip flop 2: " " bajada }
 $t_{div} = 1ns$
 $t_{diff} = 2ns$ $t_{setup} = 3ns$



desde que lee el flip flop 1, hasta que lo haga el flip flop 2, tenemos que estar con el t_{setup} de




$\Rightarrow T_{min} = t_{diff} + t_{div} + t_{setup} + 1ns = 7ns$


$f_{max} = 1/T_{min} = 143MHz$

** Ejercicio extra: ¿Y si además obligasen tener un duty cycle = 50%?

tenemos 2 opciones: reducir T_{alto} hasta $1ns = T_{bajo}$ pero IMPOSIBLE !!
o aumentar $T_{bajo} = T_{alto} \Rightarrow T_{min} = 12ns \Rightarrow f_{max} = 83,3MHz$



3. El circuito del multiplexor de la figura 4, cuya tabla de verdad encontrará junto a la figura 4, implementa una función lógica F de cuatro variables:



EN	C2	C1	C0	Y
0	X	X	X	0
1	0	0	0	I0
1	0	0	1	I1
1	0	1	0	I2
1	0	1	1	I3
1	1	0	0	I4
1	1	0	1	I5
1	1	1	0	I6
1	1	1	1	I7

Figura 4

3.1. Escriba la expresión lógica de la función F .


3.2. Obtenga la expresión simplificada de F usando el método de Karnaugh. Realice la simplificación por "unos" gráficamente sobre la tabla 2 y por "ceros" sobre la tabla 3. Escriba a continuación las expresiones correspondientes.

$$1) Y = \bar{C}_2 \bar{C}_1 C_0 I_0 + \bar{C}_2 \bar{C}_1 C_0 I_1 + \bar{C}_2 \bar{C}_1 C_0 I_2 + \bar{C}_2 \bar{C}_1 C_0 I_3 + \bar{C}_2 \bar{C}_1 C_0 I_4 + \bar{C}_2 \bar{C}_1 C_0 I_5 + \bar{C}_2 \bar{C}_1 C_0 I_6 + \bar{C}_2 \bar{C}_1 C_0 I_7$$


$$F = \bar{X} \bar{Y} \bar{Z} W + \bar{X} \bar{Y} Z W + \bar{X} Y \bar{Z} W + \bar{X} Y Z W + X \bar{Y} \bar{Z} W + X \bar{Y} Z W + X Y \bar{Z} W + X Y Z W$$

2)

X	Y	Z	W	F
0	0	0	0	phi
0	0	0	1	1
0	0	1	0	phi
0	0	1	1	1
0	1	0	0	phi
0	1	0	1	1
0	1	1	0	phi
0	1	1	1	1
1	0	0	0	1
1	0	0	1	phi
1	0	1	0	1
1	0	1	1	phi
1	1	0	0	1
1	1	0	1	phi
1	1	1	0	phi
1	1	1	1	phi



$$\Rightarrow F = \bar{X} W + X \bar{Z} \bar{W} + X Y \bar{W}$$



$$\Rightarrow F = (X+W)(\bar{X}+\bar{Y}+\bar{Z})(\bar{X}+\bar{W})$$

ojo puede haber otra solución válida para el phi, $F = (X+W)(\bar{X}+\bar{W})(\bar{X}+\bar{Z}+W)$

①: $X Y Z W$
 0001
 0011
 0101
 0111


②: $X Y Z W$
 1100
 1000
 1010
 1110

③: $X Y Z W$
 1000
 1000
 1010
 1110

④: $X Y Z W$
 0000
 0010
 0100
 0110

⑤: $X Y Z W$
 1101
 1111
 1001
 1011

2. Se pretende diseñar un sistema de llenado de un depósito de agua, cuyo esquema es el de la *Figura 3*, y donde:



- A y B son dos señales, activas a nivel alto, que controlan dos electroválvulas que permiten el llenado del depósito, abriendo las entradas de agua correspondientes.
- D es una señal que controla una electroválvula que permite el vaciado del depósito, a través del desagüe correspondiente.
- N0, N1, N2 son detectores de nivel de agua que se activan generando un nivel alto de tensión "1" al entrar en contacto con el agua.
- AL es una señal de alarma que se activa en ciertos casos (ver más abajo).

Figura 3

El funcionamiento del circuito a diseñar es el siguiente:

- (a) • Si el agua desciende por debajo de N0, se deben activar las dos electroválvulas simultáneamente A y B, permitiendo el llenado del tanque a través de las dos entradas.
- (b) • Si el agua alcanza N0, solo se activará A, desactivándose B.
- (c) • Si el agua alcanza N0 y N1, se desactivarán las dos señales A y B.
- (d) • Si el agua alcanza N0, N1 y N2, se desactivarán A y B y se activará D.
- (e) • Cualquier otra situación anómala de N[0,1,2] activará la alarma y provocará la parada de A y B, así como la desactivación de D.

NOTA: Se considera una situación anómala cualquiera de los casos no contemplados anteriormente, por ejemplo, el que se activen N2 y N1 y no active N0.

2.1 Realice el mapa de Karnaugh para las salidas D y AL respecto a las entradas N0, N1 y N2 e implemente el circuito completo de ambas señales tras la simplificación. (10 puntos)

2.2 Implemente el circuito completo correspondiente a las salidas A y B utilizando exclusivamente los siguientes multiplexores: (15 puntos)

- Señal A – Un multiplexor de cuatro entradas
- Señal B – Tres multiplexores de dos entradas

2.1

	N2	N1	N0	D	AL
(a) →	0	0	0	0	0
(b) →	0	0	1	0	0
(c) →	0	1	0	0	1
(c) →	0	1	1	0	0
(d) →	1	0	0	0	1
(e) →	1	0	1	0	1
(e) →	1	1	0	0	1
(d) →	1	1	1	1	0

Implementar las funciones D, AL, que son booleanas,
 $D(N2, N1, N0)$; $AL(N2, N1, N0)$

N2 \ N1 \ N0	00	01	11	10
0	0	0	0	0
1	0	0	1	0


$D = N2 \cdot N1 \cdot N0$

N2 \ N1 \ N0	00	01	11	10
0	0	1	1	1
1	0	0	0	1

①: $N2 \cdot N1 \cdot N0$ ②: $N2 \cdot N1 \cdot N0$

$\Rightarrow AL = N1 \cdot N0 + N2 \cdot N1$


$$\Rightarrow \begin{cases} 0 = N2 \cdot N1 \cdot N\phi \\ AL = N1\bar{N}\phi + N2\bar{N}1 \end{cases}$$



Nota: la puerta de 3 entradas AND,


se puede implementar con AND

de dos entradas



PROBLEMA 4

Sobre el circuito de la figura y suponiendo inactivas las señales R y S:




PARÁMETROS

- $t_{dAND} = 1 \text{ ns}$
- $t_{dFF} = 3 \text{ ns}$
- $t_{setup} = 2 \text{ ns}$

- 4.1 Obtenga justificadamente la máxima frecuencia de funcionamiento del mismo.
- 4.2 Obtenga justificadamente cuál será el t_{hold} máximo que podrá tener el biestable para que el circuito funcione correctamente.
- 4.3 Justifique razonadamente cuál es la misión de la entrada A.
- 4.4 Describa cualitativamente el funcionamiento del circuito y dibuje un cronograma del mismo para justificar su respuesta.

4.1




$$T_{min} = t_{dFF} + t_{dAND} + t_{setup} = 3 + 1 + 2 = 6 \text{ ns}$$

$$f_{max} = \frac{1}{T_{min}} = \frac{1}{6 \text{ ns}} = 166.67 \text{ MHz}$$

Se ve hay un camino posible!!

4.2



$$t_{hold \max} = t_{dFF} + t_{dAND} = 3 + 1 = 4 \text{ ns}$$

4.3

030!! La puerta está mal en el enunciado, en realidad es una AND

$$D = \bar{Q} \cdot A$$

$$D = Q_{t+1}$$

Ecuación característica de un flip-flop D

$$Q_{t+1} = \bar{Q}_t \cdot A$$


$$Y_{t+1} = \bar{Q}_{t+1}$$

030, QUE LA SALIDA QUE USAMOS ES LA NEGADA.

$$\square A=0 \rightarrow Q_{t+1} = \bar{Q}_t \cdot 0 \Rightarrow Q_{t+1} = 0 \Rightarrow Y_{t+1} = 1$$

$$\square A=1 \rightarrow Q_{t+1} = \bar{Q}_t \cdot 1 \Rightarrow Q_{t+1} = \bar{Q}_t \Rightarrow Y_{t+1} = Q_t = \bar{Y}_t$$

La señal A actúa como ENABLE, ya que cuando vale 1 la salida Y vale 1 siempre, y cuando está a 0, la señal Y cambia de 1 a 0 y viceversa.



Con esto también queda contestado el apartado 4.4

1. Se desea diseñar un circuito capaz de dividir dos números naturales de dos bits cada uno [A1, A0] entre [B1, B0] para obtener el cociente [C1, C0] y el resto [R1, R0]. En el caso en los que el divisor [B1, B0] sea cero, el cociente y el resto serán iguales al dividendo [A1, A0] y se activará una señal de error E.

1.1 Rellene la tabla de verdad *Tabla 1* y obtenga justificadamente las funciones lógicas simplificadas para R1, R0 y E. (5 puntos)

$R_1 = \bar{B}_1 \bar{B}_0 A_1 + B_1 \bar{B}_0 A_1 \bar{A}_0$

A1A0	00	01	11	10
B1B0	00	0	0	0
01	0	0	0	0
11	0	0	0	0
10	0	0	0	0

R1

A1	A0	B1	B0	C1	C0	R1	R0	E	AUX
0	0	0	0	0	0	0	0	1	0
0	0	0	1	0	0	0	0	0	0
0	0	1	0	0	0	0	0	0	0
0	0	1	1	0	0	0	0	0	0
0	1	0	0	0	1	0	1	1	1
0	1	0	1	0	1	0	0	0	0
0	1	1	0	0	0	0	1	0	1
0	1	1	1	0	0	0	1	0	1
1	0	0	0	1	0	1	0	1	0
1	0	0	1	1	0	0	0	0	0
1	0	1	0	0	1	0	0	0	0
1	0	1	1	0	0	1	0	0	0
1	1	0	0	1	1	1	1	1	1
1	1	0	1	1	1	0	0	0	0
1	1	1	0	0	1	0	1	0	1
1	1	1	1	0	1	0	0	0	0

A1A0	00	01	11	10
B1B0	00	1	1	1
01	0	0	0	0
11	0	0	0	0
10	0	0	0	0

A1A0	00	01	11	10
B1B0	00	0	0	0
01	0	0	0	0
11	0	0	0	0
10	0	0	0	0


R0

$R_1 = A_1 \bar{B}_1 \bar{B}_0 + A_1 \bar{A}_0 B_1 \bar{B}_0$
 $R_0 = \bar{A}_1 A_0 B_1 + A_0 \bar{B}_0$
 $E = \bar{B}_1 \bar{B}_0$

$R_0 = \bar{B}_1 \bar{B}_0 A_0 + B_1 \bar{B}_0 A_0 + \bar{A}_1 A_0 B_1 = (\bar{B}_1 + B_1) \bar{B}_0 A_0 + \bar{A}_1 A_0 B_1$

- 1.2 Implemente la función AUX de la *Tabla 1* con el mínimo número de puertas NAND de dos entradas. Nota: Sólo se dispone de las entradas A1, A0, B1 y B0 y no de sus complementarios. (5 puntos)
- 1.3 Implemente la función AUX de la *Tabla 1* con dos multiplexores de 4 entradas de datos. Nota: Sólo se dispone de las entradas A1, A0, B1 y B0 y no de sus complementarios. (10 puntos)
- 1.4 Implemente la función AUX de la *Tabla 1* en tecnología CMOS utilizando el mínimo número de transistores. En este caso supondremos que se dispone de las entradas A1, A0, B1 y B0 negadas y sin negar. (10 puntos)

1.2: AUX es la misma función que R0. Para implementar esta función con puertas NAND, partimos de la simplificación por UNOS de R0 y negamos dos veces



Hay una optimización mejor aunque con la anterior nos danían 7-8/10 pto.
 $AUX = \bar{A}_1 A_0 B_1 + A_0 \bar{B}_0 = A_0 (\bar{A}_1 B_1 + \bar{B}_0) \rightarrow$


$\rightarrow \bar{A}_1 B_1 + \bar{B}_0 = \bar{A}_1 B_1 + \bar{B}_0 \Rightarrow AUX = A_0 (\bar{A}_1 B_1 + \bar{B}_0)$

1.3: $AUX = \bar{A}_1 A_0 B_1 + A_0 \bar{B}_0$ con 2 MUX de 4 entradas (4x2)

• mi método: A_1 y B_0 variables de control

$$\Rightarrow AUX = \bar{A}_1 A_0 B_1 \bar{B}_0 + \bar{A}_1 A_0 B_1 \bar{B}_0 + A_0 \bar{B}_0 \bar{A}_1 + A_0 \bar{B}_0 \bar{A}_1$$


$$= \bar{A}_1 \bar{B}_0 A_0 (B_1 + \bar{B}_1) + \bar{A}_1 \bar{B}_0 A_0 B_1 + A_1 \bar{B}_0 A_0$$



• primer método (no mecánico)

nos fijamos en la tabla, A_0 y B_0


- cuando $A_0 = 0$ y $B_0 = 0 \Rightarrow AUX = 0$ (valgan lo q valgan A_1 y B_1)
- cuando $A_0 = 0$ y $B_0 = 1 \Rightarrow AUX = 0$ (" " " " " ")
- cuando $A_0 = 1$ y $B_0 = 0 \Rightarrow AUX = 1$ (" " " " " ")
- cuando $A_0 = 1$ y $B_0 = 1 \Rightarrow$ el resultado depende de otras variables



• segundo método ("mecánico")

elegimos A_0 y B_0 como variables de control

$$AUX = \bar{A}_1 A_0 B_1 (B_0 + \bar{B}_0) + A_0 \bar{B}_0 = A_0 B_0 \bar{A}_1 B_1 + A_0 \bar{B}_0 \bar{A}_1 B_1 + A_0 \bar{B}_0 = A_0 B_0 \bar{A}_1 B_1 + A_0 \bar{B}_0$$




IMPLEMENTACIÓN DE FUNCIÓN LÓGICA POR MEDIO DE CUOS.

1.4. $AUX = A\bar{0}B\bar{0} + \bar{A}1B1A\bar{0}$
 SERIE de 2 mos SERIE de 3 mos.
 EN PARALELO!

para el BLOQUE de PUOS: • - SERIE
 + - PARALELO
 variables NEG.


$AUX = A\bar{0}B\bar{0} + \bar{A}1B1A\bar{0}$
 PARAL de 2 mos PARAL de 3 mos.
 EN SERIE!

para el bloque de NMOS: • - PARALELO
 + - SERIE
 variables NEG!




Así, el circuito cuos no queda ...

Recordar! NEGAR LAS VARIABLES



* NOTA: queda más simplificado así $AUX = A\bar{0} (B\bar{0} + \bar{A}1B1)$

* NOTA MATEMÁTICA al problema SEPT2002 (P4).



Verás como lo que hace menor O.A. del coef. de la t (= menor τ) es la más plana. \rightarrow ser la de menor τ .

PROBLEMA 3

3.1 Implemente un biestable tipo D con "ENABLE" usando un biestable tipo T y la lógica combinacional que crea necesaria. Se valorará el grado de simplicidad. (5 puntos)


Representamos la tabla de verdad de un biestable D recordando ej clase tema 5, eq. 1

	E	D	Q _t	Q _{t+1}	T
modo retención	0	0	0	0	0
	0	0	1	1	0
	0	1	0	0	0
	0	1	1	1	0
modo transparente	1	0	0	0	0
	1	0	1	1	0
	1	1	0	0	0
	1	1	1	1	0

⇒ Implementamos la función simplificando por Karnaugh

ED \ Q	00	01	11	10
0	0	0	1	0
1	0	0	0	1

$$T = (ED\bar{Q}) + (E\bar{D}Q) = E \cdot (D \oplus Q)$$



Nos tenemos que preguntar si tenemos que provocar una transición en la que cambia la salida o no:
 Cambia la salida → T=1
 No cambia la salida → T=0

3.2 Obtenga justificadamente la máxima frecuencia del reloj CLK del circuito de la Figura 8 que asegure un correcto funcionamiento del mismo. Suponga que el ciclo de trabajo del reloj CLK es del 50%. (10 puntos)




Figura 8

Nota: Considere que las señales CLR* y PRE* están desactivadas.

Parámetros: $t_{dpuertas} = 1 \text{ ns}$
 $t_{dFF} = 3 \text{ ns}$
 $t_{setup} = 2 \text{ ns}$

FALTA 3.3

PROBLEMA 3

LO HICIMOS EN LA CLASE 5

3.1 Implemente un biestable tipo D con "ENABLE" usando un biestable tipo T y la lógica combinacional que crea necesaria. Se valorará el grado de simplicidad. (5 puntos)

EN	D	Q _t	Q _{t+1}	T
0	0	0	0	0
0	0	1	1	0
0	1	0	0	0
0	1	1	1	0
1	0	0	0	0
1	0	1	0	1
1	1	0	1	1
1	1	1	1	0

Reloj

Transparente

HA HABIDO CAMBIO?

Simplificación por Karnaugh (de la función T)

EN, D	00	01	11	10
Q _t \ 0	0	0	1	0
Q _t \ 1	0	0	0	1

Voy a eliminar E a ENABLE ya que no se confunde

T	Q _t	Q _{t+1}
0	0	0
0	1	1
1	0	1
1	1	0

$$T = EDQ_t + E\bar{D}\bar{Q}_t = E(D\bar{Q}_t + \bar{D}Q_t) = E(D \oplus Q_t)$$

Recordamos la tabla de verdad de un biestable T

3.2 Obtenga justificadamente la máxima frecuencia del reloj CLK del circuito de la Figura 8 que asegure un correcto funcionamiento del mismo. Suponga que el ciclo de trabajo del reloj CLK es del 50%. (10 puntos)

CLASE 15

Activo por flanco de subida

Activo por flanco de bajada





Figura 8

Nota: Considere que las señales CLR* y PRE* están desactivadas.

- Parámetros:
- t_{dpuestas} = 1 ns
 - t_{dFF} = 3 ns
 - t_{setup} = 2 ns



$$T_{smin} = 3 + 1 + 2 = 6 \text{ ns}$$


$$T_{omin} = 3 + 1 + 1 + 2 = 7 \text{ ns}$$

$$T_{min} = \max\{6, 7\} = 7 \text{ ns}$$

$$T_{min} = 14 \text{ ns}$$



$$f_{max} = \frac{1}{14 \text{ ns}} = 71.4 \text{ MHz}$$

CONTINUACIÓN 3.1



PROBLEMA 2


Diseñe un sumador de dos números A y B ($S = A + B$) de cuatro bits en complemento a dos utilizando el mínimo número de componentes. Dibuje el esquema resultante. Para ello dispone de restadores de dos números A y B ($R = A - B$) de cuatro bits en complemento a dos (Figura 2) y de inversores: (15 puntos)



$$S = A + B = A - (-B) = A - (\bar{B} + 1) = A - (\bar{B} - (-1))$$

+ óptimo pero no oficial: $A - (-B) = A - (0 - B)$ y \neq este \bar{B}

Representamos un (-1) en compl a 2: $0001 \rightarrow 1110 \rightarrow \boxed{1111} \rightarrow (-1)$



PROBLEMA 3

Se desea implementar un generador de números pseudo-aleatorios utilizando un registro de desplazamiento de 3 bits basado en biestables de tipo D, según la *Figura 3*.

La secuencia a generar será la siguiente, codificada en binario como "ABC" donde C es el bit menos significativo:

0, 4, 6, 7, 3, 1, 0, 4, 6, 7, 3, 1, ...




Figura 3

3.1 Rellene la tabla de verdad de la señal Z en función de A, B y C. (10 puntos)

A	B	C	Z	W
0	0	0		1
0	0	1		1
0	1	0		0
0	1	1		0
1	0	0		1
1	0	1		0
1	1	0		0
1	1	1		X

3.2 Dibuje el mapa de Karnaugh y utilice dicha simplificación para determinar la expresión lógica de Z. Nota: En caso de no haber respondido el primer apartado utilice la tabla de verdad de la señal W. (5 puntos)

3.3 Implemente la lógica combi-nacional para generar Z utilizando únicamente multiplexores de 4 entradas (Figura 4). Nota: En caso de no haber respondido el primer apartado utilice la tabla de verdad de la señal W. (5 puntos)

3.1 Tabla de excitaciones y transiciones de dicho contador: 0,4,6,7,3,1,0,4,6,7...

Qt est. actual			QtH est. sig.			bicst Z	bicst L	bicst φ
Q ₂	Q ₁	Q ₀	Q ₂	Q ₁	Q ₀	D _Z	D _L	D _φ
0	0	0	1	0	0	L	0	0
1	0	0	1	1	0	L	L	0
2	1	0	1	1	1	L	L	L
L	L	L	0	L	L	0	L	L
0	L	L	0	0	1	0	0	L
0	0	L	0	0	0	0	0	0

QtH = 0 →

Tabla de transiciones

Tabla de excitaciones

Notación: Z ∈ D_Z, A ∈ Q₂, B ∈ Q₁, C ∈ Q₀

3.2


A	B	C	Z
0	0	0	L
0	0	L	0
0	L	0	X
0	L	L	0
L	0	0	L
L	0	L	X
L	L	0	L
L	L	L	0

C \ AB	00	0L	LL	LO
0	L	X	L	L
L	0	0	0	X


⇓
 $Z = \bar{C}$ X

3.3

Implementamos Z₁ mediante un MUX 4x2 aunque podríamos con MUX 2x1



$$Y = \bar{C}I_0 + CI_1$$



$$Y_1 = \bar{L}_1 \bar{L}_0 H_0 + \bar{L}_1 L_0 H_1 + L_1 \bar{L}_0 H_2 + L_1 L_0 H_3 \rightarrow \text{desabilitamos las entradas que no usamos}$$

poniendo ese φ garantizamos que no se accede a H₂ y H₃ ⇒ da = que poner en H₂ y H₃, pues no los usamos

PROBLEMA 5




Figura 8


Elegimos el camino más largo incluyendo t_{setup}

- 5.1 Obtenga la máxima frecuencia de funcionamiento del circuito de la Figura 8 suponiendo los valores de temporización que aparecen en el lateral de dicha figura. (5 puntos)
- 5.2 Obtenga justificadamente el máximo tiempo de hold ($t_{holdmax}$) del biestable para un correcto funcionamiento del circuito. (5 puntos)
- 5.3 Obtenga justificadamente la probabilidad de que el circuito de la Figura 8 no funcione correctamente si utilizamos una frecuencia de reloj CLK de 125 MHz, suponiendo que las entradas En1 y En2 pueden cambiar aleatoriamente en el tiempo con una distribución uniforme. Indique claramente los motivos de fallo sobre un cronograma. (15 puntos)

1 El biestable es activo en flanco de subida

$t_{dAND} = 1ns$
 $t_{dFF} = 2ns$
 $t_{setup} = 2ns$

FRECUENCIA MÁXIMA



Los 7ns obtenidos, es el tiempo que le tenemos que dar a la señal que recorre el camino más largo para que llegue, a tiempo, a la entrada del biestable y estar así preparada para la llegada del siguiente flanco activo)


$T_{min} = t_{dFF} + 3t_{dAND} + t_{setup} = 2 + 3 \cdot 1 + 2 = 7ns$

$f_{max} = \frac{1}{T_{min}} = \frac{1}{7ns} = 143 MHz$

$t_{holdmax} = t_{dFF} + t_{dAND} = 2 + 1 = 3ns$

Este es el tiempo que va a tardar la señal más rápida en hacer cambiar la entrada del flip flop (FF). Por lo tanto, como mucho, el FF debe tener un hold de 3ns, porque sabemos que en ese tiempo SEGURO que viene su entrada


2 MAXIMO TIEMPO DE HOLD



Elegimos el camino más corto y NO incluimos el tiempo de SET UP

Problema 1

En el circuito de la figura los biestables tipo D, U6A y U7A, tienen distintos tiempos de propagación (t_p) y de setup (t_{setup}). Considere así mismo que las entradas de PRESET (PRE) y CLEAR (CLR) están desactivadas en todo momento.



	t_p	t_{setup}
Biestable U6A	1 ns	1 ns
Biestable U7A	2 ns	2 ns
Puerta AND	5 ns	

1.1 Utilizando los valores de la tabla obtenga justificadamente, dibujando un cronograma, la máxima frecuencia del reloj (f_{CLKmax}) del circuito que asegure un correcto funcionamiento del mismo.

1.2 Determinar justificadamente, también sobre un cronograma, el máximo tiempo de hold ($t_{holdmax}$) que el biestable U7A puede tener para que el circuito funcione correctamente.



① El reloj es el mismo para los dos (activo a nivel alto)

posibles caminos:

$T_{min1} = t_{pU7} + t_{dU8} + t_{dU3} + t_{setupU7} = 2 + 5 + 5 + 2 = 14 \text{ ns}$
 $T_{min2} = t_{pU6} + t_{dU8} + t_{dU3} + t_{setupU7} = 1 + 5 + 5 + 2 = 13 \text{ ns}$
 $T_{min3} = t_{pU6} + t_{dU3} + t_{setupU7} = 1 + 5 + 2 = 8 \text{ ns}$

$T_{min} = \max\{T_{min1}, T_{min2}, T_{min3}\} = 14 \text{ ns} \Rightarrow f_{max} = 71,4 \text{ MHz}$
 tiempo del camino más largo desde un biestable hasta otro (puede ser el mismo) ($+t_{setup}$)

② $t_{holdmax} = T_{min3} - t_{setup} = 6 \text{ ns}$



050] No especifican cual es la salida \Rightarrow identifiquemos con el giro del motor $\begin{cases} E=0 \text{ parado} \\ E=1 \text{ girando} \end{cases}$

Problema 3

Un motor que puede estar parado o en marcha dispone para su control de dos pulsadores A y P, de arranque y parada respectivamente. El funcionamiento es el siguiente:


- Si el motor estuviera parado y se pulsara A, el motor no comenzaría a girar hasta que se soltara A.
- Si el motor estuviera girando y se pulsara P, el motor no pararía de girar hasta que se soltara P.
- Si el motor estuviera girando y se pulsara A, el motor seguiría girando.
- Si el motor estuviera parado y se pulsara P, el motor seguiría parado.

Asumimos que:


- El pulsar un botón pone la señal correspondiente (A ó P) a "1", y el soltarlo la pone a "0".
- No se pueden pulsar simultáneamente los dos pulsadores.
- Entre pulsaciones consecutivas pasará como mínimo un ciclo de reloj.

3.1 Obtenga justificadamente el diagrama de estados en caso de utilizar una máquina de Moore. Se valorará el grado de simplificación.

3.2 Obtenga justificadamente el diagrama de estados en caso de utilizar una máquina de Mealy. Se valorará el grado de simplificación.



Nota: si no hiciera falta soltar el botón para activar la marcha/la parada sólo harían falta 2 estados SIEMPRE que haga falta soltar un botón para que haga efecto necesitamos un estado intermedio que represente a la espera al botón pulsado




Extra: todas las flechas que le llegan al estado (todas las transiciones que llegan al estado) tienen la misma salida \Rightarrow podemos pasarlo a Moore

PROBLEMA 4

Se dispone de una línea serie de datos por la cual se transmiten tramas de 8 bits de información [D7...D0] con una cabecera de 4 bits. El funcionamiento del sistema es el siguiente:


- La línea de datos en reposo se encuentra en estado alto ("1").
- Cada vez que se quiere transmitir una nueva trama, primero se transmite una cabecera de 4 bits predeterminados, seguidos de los 8 bits de datos.
- Los 4 bits de cabecera tienen código **0110**.
- Al detectarse la cabecera se generará una señal **INICIO** de duración un ciclo de reloj.
- Una vez registrado el octavo bit de información (**D7**), se generará una señal **FIN** de duración un ciclo de reloj.

Un ejemplo de cronograma de transmisión se puede ver en la figura.



4.1 Utilizando un único registro de desplazamiento 74HC164, un comparador de 8 bits 74HC682 y las puertas inversoras necesarias, implemente el circuito que genere la señal **INICIO** sobre el esquema de la Figura 3. Dibuje todas las conexiones necesarias para un funcionamiento correcto. Dibuje también la señal de reloj en la Figura 2.

Nota. El registro de desplazamiento 74HC164 está formado por biestables tipo D con tiempos de setup no despreciables. En el anexo del examen se encuentran las características del 74HC164 y del 74HC682. Utilice la información de dichas hojas.



Nota: tabla de verdad del registro

Inputs			Outputs			
Clear	CLK	AB	QA	QB	...	QH
1	↑	LL	L	QA _N	...	QH _N
1	↑	∅X	∅	QA _N	...	QH _N
1	↑	X∅	∅	QA _N	...	QH _N

flanco activo del reloj

el registro siempre desplaza a derechos

Respecto a las entradas serie A y B:

se trata de dos entradas conectadas internamente mediante una AND

(se puede ver en la tabla que $1 \cdot 1 = 1$
 $\emptyset \cdot X = X \cdot \emptyset = \emptyset$)

Si queremos usar una de ellas como entrada serie de datos basta con que conectemos dicha entrada a A y pongamos **B=1**

El clear es activo a nivel bajo y pone todo a ∅

4.1 Tenemos que detectar la secuencia: $\emptyset L L \emptyset$ → $L L L L L L L L$
 Cabeceera que va a entrar línea en reposo

Con lo que activaremos **INICIO** cuando el estado del registro sea: $\emptyset L L \emptyset L L L L$
 aquí la cabeceera acaba de entrar al registro


Vamos a utilizar el comparador para avisar justo cuando el estado del registro sea esa cadena. Cuidado con:

→ CLEAR activo a nivel bajo ⇒ CLEAR = 1.


→ Ojo a las entradas A y B: queremos pasar en serie los datos que vienen por la línea: $\begin{cases} \text{línea de datos} = A \\ B = 1 \end{cases}$

→ El comparador sea un cero cuando detecta igualdad. Para generar INICIO usaremos la salida **PEEQ**

4.2 Utilizando un contador binario 74HC163 (información en el anexo), una báscula Set – Reset, las puertas inversoras necesarias, y partiendo de la señal INICIO implemente el circuito que genere la señal FIN sobre el esquema de la Figura 4. Dibuje todas las conexiones necesarias para un funcionamiento correcto. Se valorará el grado de simplificación.



Queremos implementar un circuito que a partir de un "1" en INICIO cuente 8 ciclos de reloj, y después genere una señal.



Tenemos que esperar a contar de 0 a 7 (8 ciclos completos) y justo después generar la señal fin

En resumen, cuando el contador llegue a 8 tenemos que:

- generar la señal FIN: $\square \begin{matrix} 1 \\ 0 \\ 0 \\ 0 \end{matrix}$ es la primera vez que aparece directamente lo usamos como señal FIN
- resetear la cuenta: activando el CLEAR del contador
- deshabilitar el contador hasta que vuelva a pulsarse la señal INICIO

Habilitación / Inhibición: INICIO → habilita poniendo 1 en ENT y ENP
 FIN → deshabilita poniendo 0 en ENT y ENP

⇒ estas opciones a una báscula R/S para que se mantenga hasta que queramos lo contrario

SN54HC682, SN74HC682 8-BIT MAGNITUDE COMPARATORS

active a nivel bajo

- Compare Two 8-Bit Words
- 100-kΩ Pullup Resistors Are on the Q Inputs
- Package Options Include Plastic Small-Outline (DW) and Ceramic Flat (W) Packages, Ceramic Chip Carriers (FK), and Standard Plastic (N) and Ceramic (J) 300-mil DIPs

description

These magnitude comparators perform comparisons of two 8-bit binary or BCD words. The 'HC682 feature 100-kΩ pullup termination resistors on the Q inputs for analog or switch data.

FUNCTION TABLE

DATA INPUTS P, Q	OUTPUTS	
	$\overline{P=Q}$	$\overline{P>Q}$
P = Q	(L)	H
P > Q	H	L
P < Q	H	H

The $P < Q$ function can be generated by applying $\overline{P=Q}$ and $\overline{P>Q}$ to a 2-input NAND gate.

MM54HC163/MM74HC163 Synchronous Binary Counter with Synchronous Clear


These counters may be preset using the LOAD input. Pre-setting of all four flip-flops is synchronous to the rising edge of CLOCK. When LOAD is held low counting is disabled and the data on the A, B, C, and D inputs is loaded into the counter on the rising edge of CLOCK. If the load input is taken high before the positive edge of CLOCK the count operation will be unaffected.

All of these counters may be cleared by utilizing the CLEAR input. The clear function on the MM54HC162/MM74HC162 and MM54HC163/MM74HC163 counters are synchronous to the clock. That is, the counters are cleared on the positive edge of CLOCK while the clear input is held low.

H = high level, L = low level
X = don't care, ↑ = low to high transition

'HC162/'HC163

CLK	CLR	ENP	ENT	Load	Function
↑	L	X	X	X	Clear
X	H	H	L	H	Count & RC disabled
X	H	L	H	H	Count disabled
X	H	L	L	H	Count & RC disabled
↑	H	X	X	L	Load
↑	H	H	H	H	Increment Counter



Sequence:

- (1) Clear outputs to zero
- (2) Preset to binary twelve
- (3) Count to thirteen, fourteen, fifteen, zero, one and two
- (4) Inhibit


MM54HC164/MM74HC164

8-Bit Serial-in/Parallel-out Shift Register

General Description

The MM54HC164/MM74HC164 utilizes advanced silicon-gate CMOS technology. It has the high noise immunity and low consumption of standard CMOS integrated circuits. It also offers speeds comparable to low power Schottky devices.

This 8-Bit shift register has gated serial inputs and CLEAR. Each register bit is a D-type master/slave flip flop. Inputs A & B permit complete control over the incoming data. A low at either or both inputs inhibits entry of new data and resets the first flip flop to the low level at the next clock pulse. A high level on one input enables the other input which will then determine the state of the first flip flop. Data at the serial inputs may be changed while the clock is high or low, but only information meeting the setup and hold time requirements will be entered. Data is serially shifted in and out of the 8-Bit register during the positive going transition of the clock pulse. Clear is independent of the clock and accomplished by a low level at the CLEAR input.



Truth Table

Inputs				Outputs			
Clear	Clock	A	B	QA	QB	...	QH
L	X	X	X	L	L		L
H	L	X	X	Q _{AO}	Q _{BO}		Q _{HO}
H	↑	H	H	H	Q _{An}		Q _{Gn}
H	↑	L	X	L	Q _{An}		Q _{Gn}
H	↑	X	L	L	Q _{An}		Q _{Gn}

H = High Level (steady state), L = Low Level (steady state)

X = Irrelevant (any input, including transitions)


↑ = Transition from low to high level.

Q_{AO}, Q_{BO}, Q_{HO} = the level of Q_A, Q_B, or Q_H, respectively, before the indicated steady state input conditions were established.

Q_{An}, Q_{Gn} = The level of Q_A or Q_G before the most recent ↑ transition of the clock; indicated a one-bit shift.

Problema 5

A continuación se describe un componente en lenguaje VHDL.




Nota: El tipo UNSIGNED es equivalente al tipo STD_LOGIC_VECTOR que permite la función adicional "+" que es la función "suma de números naturales".

5.1 Sobre el bloque de la Figura 5, dibuje las entradas y salidas del componente y explique detalladamente su funcionamiento.

Nota: Las entradas se dibujan a la izquierda y las salidas a la derecha del bloque.

5.2 Modifique el código VHDL para que:

- a) El reloj se active con el flanco de bajada.
- b) La señal RCO sea activa a nivel bajo.
- c) Funcione en módulo 10. En este caso, la señal RCO debe ser activa cuando el componente esté en su último estado.



Tal y como hemos comentado en el código, se trata de un contador módulo 16 (que cuenta de 0 a 15) (tiene 4 salidas que contarán de 0 a 15)

Peculiaridades:

- contador siempre ascendente
- entrada CLR activa a nivel bajo sincrona
- entrada LOAD sincrona, activa a nivel bajo (que efectúa la carga Da Q)
- entradas de habilitación activas a nivel alto
- reloj, activo en flancos de subida
- salida RCO de final de cuenta (poniendo un 1)

5.2 a) if (CLK'event and CLK = '0') then
↳ cambio realizado


b) if (IQ = 15) and (ENT = '1') then RCO <= '0';
else RCO <= '1';
endif;

c) elsif (ENT and ENP) = '1' then;
if IQ <= 8 then IQ <= IQ + 1;
elsif IQ = 9 then IQ <= (others => '0') "todos a cero"
endif;
endif;
if (IQ = 9) and

Problema 1

1 Sobre el circuito de la figura adjunta y suponiendo:

- Que la señal EN siempre vale un '1' lógico.
- Que la señal A sólo puede cambiar su valor en el flanco de bajada de CK
- Que las señales B y C sólo pueden cambiar su valor en el flanco de subida de CK
- Que las señales S y R de los biestables no están activadas.



PARÁMETROS

- $t_{dAND2} = 1 \text{ ns}$
- $t_{dAND4} = 3 \text{ ns}$
- $t_{dFF1} = t_{dFF2} = 3 \text{ ns}$
- $t_{\text{setup-FF1}} = t_{\text{setup-FF2}} = 2 \text{ ns}$

FF1 y FF2 activos en flanco de subida

- 1.1 Obtenga justificadamente, sobre un cronograma, la máxima frecuencia de funcionamiento del mismo.
- 1.2 Obtenga justificadamente, sobre un cronograma, cuál será el t_{hold} máximo que podrán tener cada biestable (FF1 y FF2) para que el circuito funcione correctamente.
- 1.3 Suponiendo que la puerta AND4 del circuito está realizada de forma discreta con el mínimo número de puertas lógicas del tipo AND2 (de dos entradas) que tienen un $t_{dAND2} = 1 \text{ ns}$, dibuje justificadamente el circuito que implementa esta función.
- 1.4 Si ahora la misma puerta AND4 tuviese un retardo $t_{dAND4} = 2 \text{ ns}$, dibuje justificadamente el circuito que le correspondería.

// Primera norma del diseño síncrono: NUNCA se enchufa puertas lógicas ni leches al reloj, SIEMPRE hay que enchufar el reloj directamente a los componentes



④ $CLK' = \overline{CLK} = CLK$

Además la puerta introduce un retardo en la señal CLK' con respecto a CLK (de 1ns)


Del cronograma obtendremos:

$$\begin{aligned} CLK: T_{\text{alto}} &= 8 \text{ ns} - 1 \text{ ns} = 7 \text{ ns} \\ T_{\text{bajo}} &= 6 \text{ ns} + 1 \text{ ns} = 7 \text{ ns} \end{aligned} \Rightarrow$$


$$\Rightarrow T_{\text{min}} = 14 \text{ ns} \Rightarrow f_{\text{max}} = 71,43 \text{ MHz}$$



② sabemos que Duty Cycle = 50% (para la escoba)





$t_{hold\ máx}(FF1) = 8 + 3 + 1 = 12\text{ ns}$
 tiempo que tarda en empezar a leer FF2 desde que empezó a leer FF1



$t_{hold\ máx} = \min\{t_1, t_2\} = \min\{12, 6\} = 6\text{ ns}$

la señal más rápida que "molesta" a FF2 tarda solo 6ns en llegar. Este es el $t_{hold\ máx}$



③



la señal tarda en propagarse

$t_d = 3 \cdot 1\text{ ns} = 3\text{ ns}$

④



la señal tarda en propagarse

$t_d = 2 \cdot 1\text{ ns} = 2\text{ ns}$

Problema 3

Se desea diseñar un contador binario libre de 3 bits, (B2 B1 B0), que permita contar hacia arriba cuando una señal de control U/D es '1', o hacia abajo cuando vale '0'.

3.1 Dibuje el diagrama de estados del contador utilizando una máquina de Moore con OCHO estados, cada uno de ellos CODIFICADO con su valor en binario. Indique CLARAMENTE las entradas, las salidas, los estados y su codificación.

Ejemplo: Número 3 = estado (011) = salida (011).

3.2 Complete la siguiente tabla de transiciones y excitaciones en base al diagrama de estados del contador obtenido en el apartado 3.1 utilizando biestables tipo D.

- (Q2 Q1 Q0) = estado actual
- (Q2* Q1* Q0*) = nuevo estado
- (D2 D1 D0) = entradas de los biestables tipo D
- (B2 B1 B0) = Salidas del contador

U/D	Q2	Q1	Q0	Q2*	Q1*	Q0*	D2	D1	D0	B2	B1	B0
0	0	0	0									
0	0	0	1									
0	0	1	0									
0	0	1	1									
0	1	0	0									
0	1	0	1									
0	1	1	0									
0	1	1	1									
1	0	0	0									
1	0	0	1									
1	0	1	0									
1	0	1	1									
1	1	0	0									
1	1	0	1									
1	1	1	0									
1	1	1	1									


3.3 Obtenga las expresiones simplificadas por Karnaugh para las entradas de los tres biestables, (D2 D1 D0), y para las salidas del contador, (B2 B1 B0).

3.4 Dibuje la implementación final del circuito necesario para obtener D0 y D1 con el mínimo número de puertas XOR, XNOR, AND y/o OR de dos entradas. Disponemos de la señal U/D y de su complementaria.

3.5 Asumiendo que la frecuencia del reloj que usamos es fina, modifique el diagrama de estados del apartado 3.1 para que el contador cuente a la mitad de velocidad. Suponga que la señal U/D permanece invariable.

3.1 Diagrama de estados:

ESTADO	DEFINICIÓN	CODIFICACIÓN
q ₀	≡ contador a 0	≡ 000
q ₁	≡ contador a 1	≡ 001
q ₂	≡ " " 2	≡ 010
q ₃	≡ " " 3	≡ 011
q ₄	≡ " " 4	≡ 100
q ₅	≡ " " 5	≡ 101
q ₆	≡ " " 6	≡ 110
q ₇	≡ " " 7	≡ 111



las salidas coinciden directamente con el estado porque así estamos diseñando el contador

3.2

variables de estado estado siguiente

		U/D	Q ₂	Q ₁	Q ₀	Q ₂ *	Q ₁ *	Q ₀ *	D ₂	D ₁	D ₀	B ₂	B ₁	B ₀
contando hacia arriba	0	0	0	0	1	1	1	1	1	1	1	0	0	0
	0	0	0	1	0	0	0	0	0	0	0	0	0	1
	0	0	1	0	0	0	1	1	0	1	0	0	1	0
	0	1	0	0	0	0	1	0	0	0	1	0	0	0
	0	1	0	1	0	0	0	0	0	1	0	0	0	1
	0	1	1	0	0	0	0	0	0	0	0	0	0	0
	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	0	0	0	0	0	0	0	0	0	0	0	0	0	0
contando hacia abajo	1	0	0	0	0	0	0	0	0	0	0	0	0	0
	1	0	0	1	0	0	0	0	0	0	0	0	0	0
	1	0	1	0	0	0	0	0	0	0	0	0	0	0
	1	1	0	0	0	0	0	0	0	0	0	0	0	0
	1	1	0	1	0	0	0	0	0	0	0	0	0	0
	1	1	1	0	0	0	0	0	0	0	0	0	0	0
	1	0	0	0	0	0	0	0	0	0	0	0	0	0
	1	0	0	0	0	0	0	0	0	0	0	0	0	0

tabla de transiciones

tabla de excitaciones

tabla de salida

Nota: tabla biestable D

Q	Q*	D
0	0	0
0	1	1
1	0	0
1	1	1

Nota: es una máquina de Moore, cumple que las salidas sólo se asocian con el estado ACTUAL

3.3 Implementamos las funciones:

Algunas directamente:

$$\begin{matrix} B\phi = Q\phi & B2 = Q2 \\ B1 = Q1 & D\phi = \overline{Q\phi} \end{matrix}$$

estas 3 pñ las salidas coinciden con el estado (ver tabla)

las que nos quedan por Karnaugh:

D1

$Q_1, Q_0 \backslash U/\bar{U} Q_2$	00	01	11	10
00	1	1	0	0
01	0	0	1	1
10	1	1	0	0
11	0	0	1	1

$$\begin{aligned} D_1 &= \overline{U/\bar{U}} \overline{Q_1} \overline{Q_0} + U/\bar{U} \overline{Q_1} Q_0 \\ &+ \overline{U/\bar{U}} Q_1 Q_0 + U/\bar{U} Q_1 \overline{Q_0} = \\ &= \overline{U/\bar{U}} (Q_1 \oplus Q_0) + U/\bar{U} (Q_1 \oplus Q_0) = \end{aligned}$$

$$D_1 = U/\bar{U} \oplus Q_1 \oplus Q_0$$

D2


$Q_1, Q_0 \backslash U/\bar{U} Q_2$	00	01	11	10
00	1	0	1	0
01	0	1	1	0
10	0	1	1	0
11	0	0	0	1

$$\begin{aligned} D_2 &= \overline{U/\bar{U}} \overline{Q_2} \overline{Q_1} \overline{Q_0} + U/\bar{U} Q_2 \overline{Q_1} + \\ &+ \overline{U/\bar{U}} \overline{Q_2} Q_1 + U/\bar{U} Q_2 Q_0 \\ &+ Q_2 Q_1 \overline{Q_0} + U/\bar{U} \overline{Q_2} Q_1 Q_0 \end{aligned}$$


pusco XD operas se puede simplificar (no lo piden)

3.4 Implementación de Dφ y D1


Nota: no dependen de Q2 así que no dibujamos ese biestable



3.5 Queremos que el contador cuente a la 1/2 de velocidad (sin modificar el CLK)



Vamos a añadir un estado intermedio entre los dos estados originales, en el que NO variará la salida



Problema 4

4.1 Para la siguiente Máquina de Estados codificada en VHDL, obtenga el diagrama de estados indicando CLARAMENTE los estados, entradas y salidas.

```

LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY Automata1 IS
PORT (Clock, Resetn) :IN STD_LOGIC;
      w               :IN STD_LOGIC;
      z               :OUT STD_LOGIC);
END Automata1;
    
```

```


ARCHITECTURE Behavior OF Automata1 IS
    TYPE State_type IS (A,B);
    SIGNAL y : State_type;
BEGIN
    PROCESS (Resetn, Clock)
    BEGIN
        IF Resetn = '0' THEN
            y <= A;
        ELSIF (Clock'EVENT AND Clock = '1') THEN
            CASE y IS
                WHEN A =>
                    IF w = '0' THEN
                        y <= A;
                        z <= '0';
                    ELSE
                        y <= B;
                        z <= w;
                    END IF;
                WHEN B =>
                    IF w = '0' THEN
                        y <= A;
                        z <= '0';
                    ELSE
                        y <= B;
                        z <= w;
                    END IF;
            END CASE;
        END IF;
    END PROCESS;
END Behavior;
    
```

arquitectura (sólo piden diagrama de estados de)

activo a nivel bajo significa la "n"

definimos un nuevo tipo de datos llamado state_type, que sólo tiene dos valores posibles: A ó B
 creamos una variable auxiliar, de tipo SIGNAL (señal), que contendrá valores del tipo state_type (A ó B) (Y representará el estado en el que estamos. A ó B)

cuando venga un flanco y sea el de subida



Falta 4.2

PROBLEMA 2 (20 PUNTOS)

El sistema de apertura de una caja fuerte dispone de dos pulsadores: Pulsador BLANCO y pulsador NEGRO, que definen sendas señales BLANCO y NEGRO activas a nivel alto. La caja fuerte se abre mediante la generación de una señal de apertura OP, activa a nivel alto, que abre la puerta de la caja. Dicha apertura se produce si y solo si se efectúa una secuencia correcta de los pulsadores, que es: BLANCO-BLANCO-NEGRO; es decir pulsando BLANCO dos veces consecutivas y luego NEGRO.

El sistema también genera una señal de alarma, AL (activa a nivel alto), que se activa al finalizar la introducción de una secuencia de tres pulsaciones, si esta secuencia no fuera la correcta.



La operatividad del sistema es la siguiente:

- El sistema se encuentra inicialmente en un estado de reposo, con la puerta de la caja fuerte cerrada y ambas señales OP y AL desactivadas.
- Una vez introducida la secuencia correcta (BLANCO-BLANCO-NEGRO) se activa la señal OP ($OP=1$), la caja se abre y permanece abierta hasta que se cierra manualmente.
- El sistema se **RESETEA**, volviendo al estado inicial de reposo, pulsando los dos pulsadores a la vez (BLANCO y NEGRO). Esta acción sólo se realiza al finalizar una secuencia de 3 pulsaciones (correcta ó no). No se considera que se puedan pulsar los dos pulsadores a la vez en ningún otro momento.
- La señal de alarma se debe activar ($AL=1$) si la secuencia introducida de pulsadores no es la correcta, pero cuidado: dicha activación se debe producir al finalizar de introducir el código de 3 pulsaciones. Esta decisión de diseño sirve para evitar dar pistas de cual de las tres pulsaciones ha sido la errónea.
- A la hora de dibujar el diagrama de estados tenga en cuenta:
 - o que todas las pulsaciones duran varios ciclos de reloj,
 - o que entre pulsación y pulsación pasan varios ciclos de reloj sin tener ningún pulsador pulsado,
 - o que para considerar activo el pulsar BLANCO ó NEGRO, hace falta pulsar dicho pulsador y soltarlo.

2.1 Dibuje el diagrama de estados de dicho sistema de apertura. Indique **CLARAMENTE** el tipo de Máquina utilizada en su diagrama (Moore o Mealy), los estados, las entradas y las salidas. (20 puntos)

$q_0 \equiv$ reposo
 $q_1 \equiv$ blanco pulsado (1ª pulsación correcta)
 $q_2 \equiv$ nada pulsado tras 1ª pulsación correcta
 $q_3 \equiv$ blanco pulsado (2ª pulsación correcta)
 $q_4 \equiv$ nada pulsado tras 2ª pulsación correcta
 $q_5 \equiv$ negro pulsado (3ª pulsación correcta)
 $q_6 \equiv$ secuencia correcta ($OP=1$)
 (nada pulsado)

$q_7 \equiv$ primera pulsación errónea
 $q_8 \equiv$ nada pulsado tras 1ª pulsación errónea
 $q_9 \equiv$ segunda pulsación errónea o pulsación cualquiera en camino errónea
 $q_{10} \equiv$ nada pulsado tras 2ª pulsación en camino errónea
 $q_{11} \equiv$ tercera pulsación errónea o pulsación cualquiera en camino ya errónea
 $q_{12} \equiv$ secuencia incorrecta ($AL=1$)



Nota: suponemos que para resetear basta con pulsar LL (sin necesidad de soltarlos)

PROBLEMA 1

1.1 Se pretende calcular el valor de la capacidad de entrada de un inversor CMOS. Para ello se conectan dos inversores CMOS idénticos (U1 y U2) en cascada y se miden los tiempos de propagación, t_{pHL} y t_{pLH} del primero de ellos (U1). Se obtiene que el mayor de dichos tiempos es de 3 ns.

Considerando la tabla de valores que se adjunta, calcule el valor de la capacidad de entrada del inversor CMOS. **Justifique** su respuesta.




PMOS	NMOS
$R_{ON} = 200 \Omega$	$R_{ON} = 100 \Omega$
$R_{OFF} = 10 M\Omega$	$R_{OFF} = 10 M\Omega$



$C_{in}?$

Inversor CMOS :

Al conectar C_{in} dos en cascada, C_{in} único que nos interesa del 2º es su capacidad C_{in}



Ambos son circuitos R-C, como siempre



Las resistencias R_{off} son despreciables en ambos casos (en un divisor de tensión, van a suponer un circuito abierto, casi).

A la vista de los circuitos, y recordando la gráfica de una exponencial negativa (más plana cuanto mayor sea $\tau \implies$ mayor tiempo de prop), el mayor de los tiempos de propagación será para el segundo circuito, t_{p-LH} (mayor resistencia, 200 Ω).

En ese circuito:

$$C_I = 0$$

$$C_F = V_{CC}$$

$$Z = R_{P-ON} \cdot C_{in}$$

$$\boxed{V_C(t) = (C_I - C_F) e^{\frac{-t}{R_{P-ON} \cdot C_{in}}} + C_F = -V_{CC} e^{\frac{-t}{R_{P-ON} \cdot C_{in}}} + V_{CC} =}$$
$$= \underline{V_{CC} \left(1 - e^{\frac{-t}{R_{P-ON} \cdot C_{in}}} \right)}$$

Sabemos que el tiempo de propagación lo podemos modelar como el que tarda en reaccionar la salida (alcanzar $\frac{V_{CC}}{2}$) cuando cambia la entrada. Vamos a suponer un cambio a la entrada en $t=0$ y por lo tanto el tiempo en que se llega a $\frac{V_{CC}}{2}$ es justo t_{p-LH} :

$$\cancel{V_{CC}} \left(1 - e^{\frac{-t_{p-LH}}{R_{P-ON} \cdot C_{in}}} \right) = \frac{V_{CC}}{2}$$

$$e^{\frac{-t_{p-LH}}{R_{P-ON} \cdot C_{in}}} = \frac{1}{2} \Rightarrow \boxed{C_{in} = \frac{-t_{p-LH}}{R_{P-ON} \cdot \ln\left(\frac{1}{2}\right)} = \frac{-3n}{200 \cdot \ln(0.5)} =}$$
$$= \underline{21.6 \text{ pF}}$$